用于集成电路的灵活、省空间的i/o电路的制作方法
【技术领域】
[0001]本发明涉及用于集成电路的I/O电路。
【背景技术】
[0002]复杂集成电路通常是I/O受限的，这意味着为容纳所需数目个1/0，裸片大小被增加到超出原本将需要的裸片大小。一般来说对于集成电路且尤其是I/o受限的集成电路，集成电路的I/o部分的设计通常是费力且耗时的。同时，短的产品设计循环需要短的集成电路设计循环。减少用于集成电路(包含复杂的I/o受限集成电路)的设计时间及劳动量需要新的方法。
[0003]图1展示根据现有技术的实例性IC裸片的I/O电路的一部分300的布局的俯视图。I/O电路300可沿着IC裸片的外围的任何边缘伸展。I/O电路300使用两个同心接合垫行，即，内垫行I及外垫行2。沿着外围边缘的垫放置在两个行之间偏移。在线接合过程期间，沿着外行2的所有垫通常是在内行I上的任何接合垫被线接合之前进行线接合的(或反之亦然)。在不超过线接合设备的能力(最小垫间距)的情况下，此布置使I/O垫能够被较密集地堆积。
[0004]图1中的接合垫包含信号接合垫(SIG)201及电力/接地接合垫。电力/接地接合垫又包含用于集成电路的核心逻辑部分的电力接合垫(VCC CORE) 204、用于集成电路的核心逻辑部分的接地接合垫(VSS CORE) 205、用于集成电路的I/O部分的电力接合垫(VCC10) 202及用于集成电路的1部分的接地接合垫(VSS 10) 203。前述垫中的每一者均耦合到I/O单元130中的对应一者，I/O单元130包含已分化的信号I/O单元(SIG 10) 211、核心逻辑电力I/O单元(VCC CORE) 214、核心逻辑接地单元(VSS CORE) 215、I/O电力单元(VCC10) 212及I/O接地单元(VSS 10)213。四个电力/接地单元130的主要功能是为相关联电力/接地垫提供静电放电(ESD)保护，并给I/O单元(SIG 10)群组211供应电力及接地。
[0005]单元130中的每一者占据一 I/O狭槽，所述I/O狭槽根据指定间距而间隔开。对于复杂集成电路，大致30 %的I/O垫将通常为电力/接地垫，且对应比例的单元130将为电力/接地单元。
【发明内容】
[0006]用于集成电路的灵活、省空间的I/O架构简化电路设计且缩短设计时间。在一个方面中，部分地通过将用于电力供应垫的ESD保护电路定位于所述垫本身下方来消除用于这些垫的单元，从而仅留下信号I/O缓冲器。可根据定制电路将耦合到所述信号I/O缓冲器的垫界定为信号I/O垫或电力供应垫。定制电路还提供灵活排架构，其中一排内的信号I/O缓冲器分担可与另一排的信号I/O缓冲器的电力供应要求不同的电力供应要求。灵活地界定排的数目及属于每一排的信号I/O缓冲器的数目。定制电路还提供灵活垫选项，借此IC垫可经配置以(举例来说)用于线接合、用于倒装芯片接合或用于其它类型的接合。
【附图说明】
[0007]结合附图，根据以下详细描述，可进一步理解本发明。图式中:
[0008]图1是集成电路的已知I/O电路的一部分的图。
[0009]图2是集成电路的灵活、省空间的I/O电路的一部分的图。
[0010]图3是图2的I/O电路的单个外围单元的布局的俯视图。
[0011]图4A是在掩模编程之后图2的I/O电路的外围单元的实例的布局的俯视图。
[0012]图4B是图4A的外围单元的剖面图。
[0013]图4C是图4A的外围单元的剖面图。
[0014]图4D是在掩模编程之后图2的I/O电路的外围单元的另一实例的布局的俯视图。
[0015]图4E是图4D的外围单元的剖面图。
[0016]图4F是图4D的外围单元的另一剖面图。
[0017]图5A是外围单元群组的图，其图解说明根据一个经掩模编程配置的垫指派。
[0018]图5B是外围单元群组的图，其图解说明根据另一经掩模编程配置的垫指派。
[0019]图5C是外围单元群组的图，其图解说明根据又一经掩模编程配置的垫指派。
[0020]图6A是IC的平面图，其图解说明一个经掩模编程I/O排布置。
[0021]图6B是IC的平面图，其图解说明另一经掩模编程I/O排布置。
[0022]图7是根据倒装芯片掩模编程选项配置的I/O电路的图。
[0023]图8A是具有根据线接合掩模编程选项配置的I/O垫的IC的图。
[0024]图SB是具有根据倒装芯片接合掩模编程选项配置的I/O垫的IC的图。
【具体实施方式】
[0025]灵活、省空间的布局
[0026]本发明的灵活、省空间的I/O电路的一个方面涉及消除图1的电力/接地单元。
[0027]参考图2，其展示IC的I/O电路的一部分400的布局的俯视图的图。I/O电路400包含三个电力/接地垫的外行410 (即，行3)。I/O电路400还包含三个未经委定垫的中间行420A(即，行2)及三个未经委定垫的内行420B(即，行I)。许多未经委定垫420将经掩模编程(即，经编程、经委定、经配置或经个性化)以便处置I/O信号。一些未经委定垫可能未被使用，且一些未经委定垫可能用于电力/接地线，I/O电路400还包含三个静电放电(ESD)保护电路(例如，ESD保护电路460C)，其中的一者与三个电力/接地垫410中的每一者电连接。
[0028]I/O电路400还包含六个信号(SIG) I/O单元或I/O缓冲器。这些单元或缓冲器包含电连接到行I上的三个未经委定垫420B的三个行ISIG I/O单元450A、450B及450C。SIG I/O单元还包含电连接到行2上的三个未经委定垫420A的三个行2SIG I/O单元440A、440B及440C。因此，每一未经委定垫420与单元440或单元450电连接。I/O电路400以交错的三行方案来定位接合垫。在内行I与外行3之间，垫位置沿着裸片的外围边缘对准。在中间行2与行I及行3两者的垫之间，垫位置是交错(即，偏移)的。
[0029]三个电力/接地垫410中的每一者与ESD保护电路460中的对应实例电连接。每一 ESD保护电路460实质上定位于未经委定垫420中的一或多者下方。以此方式，I/O电路400有利地消除对任何电力/接地外围单元的需要。因此，I/O电路400有利地减少垫受限IC的所需I/O裸片面积。
[0030]可借助于掩模编程来确定六个SIG I/O单元440或450中的每一者的功能。每一单元的功能可独立于任何其它SIG I/O单元的功能而确定。在可掩模编程IC的情况中，经由称为下部掩模的一组掩模来控制晶片制作过程的初始部分。借助于称为后期掩模的一组掩模来控制晶片制作过程的稍后部分。举例来说，现代IC可在其晶片制作过程中的不同步骤处使用30或40个不同掩模，而对每一特定IC设计进行定制可仅需要介于一个与(例如)四个之间的掩模。
[0031]在晶片制作过程的后期部分期间，掩模编程确定SIG I/O单元440或450的每一实例的功能性。在一个实例中，那些单元中的每一者的可通过掩模编程独立选择的功能可选自以下功能集合:i)从对应于SIG I/O垫的所述特定实例的特定未经委定垫420接收输入信号；ii)将输出信号提供到垫420 ;iii)既接收输入信号又将输出信号提供到垫420 ;或iv)将垫420连接到IC内的电力/接地线中的一者。在本发明的各种实施例中，如所描述的SIG I/O单元的单元可具有在其功能集合中较大范围或较小范围的掩模可编程性。
[0032]可借助于仅改变后期掩模来对I/O电路400内的未经委定垫420进行掩模编程。此种掩模可编程性特征有利地为多种多样的IC设计提供高度灵活支持。
[0033]灵活垫指派
[0034]在所图解说明的实施例中，I/O电路400被实施为外围单元的三个实例500A、500B及500C，其中的每一实例除其掩模编程外均相同。外围单元500的实例可为在裸片的外围边缘上出现的仅有单元。参考图3，其展示根据一个实施例的单个外围单元500的布局的俯视图。在所图解说明的实施例中，外围单元500包含:定位于行2上的一个未经委定垫420A ;定位于行I上的一个未经委定垫420B ;—个未经委定电力/接地垫410 ;—个ESD保护电路460可与未经委定电力/接地垫电连接；一个SIG I/O单元440可电连接到未经委定垫420A ;且一个SIG I/O单元450可电连接到未经委定垫420B。外围单元500还包含平行于裸片的外围边缘伸展的若干个电力/接地线。在图3中所展示的实施例中，这些电力/ 接地线为:VSS1 520, VSS 530, VCC1 540, VCCPD 550, VREF 560 及 VCC 570。这些电力/接地线中的每一者可电连接到未经委定电力/接地垫410。当然，由外围单元支持的电力/接地线的数目可变化。类似地，那些电力/接地线的功能性质及命名可变化。
[0035]外围单元500的每一特定实例的电力/接地线中的每一者为可掩模编程的，使得所述线可延伸跨越可变数目的多个外围单元并由所述外围单元共享，或可仅在单个外围单元的界限内延伸。以此方式，可借助于仅改变后期掩模来对每一电力/接地线的单元间连接性进行掩模编程(即，编程、委定或个性化)。此种掩模可编程性有利地为多种多样的IC设计提供高度灵活支持。
[0036]参考图4A，其展示根据一个实施例的单个外围单元的布局的俯视图。图4B是图4A的同一外围单元的剖面侧视图，其中切割是在切割线4B上做出的。类似地，图4C是此同一外围单元的剖面侧视图，其中切割是在切割线4C上做出的。
[0037]图4A及4B展示电力/接地垫410如何经掩模编程以与所展示的外围单元内的VCC1电力线电连接。此连接向下穿过通孔层VIA5上的通孔610A。此连