具有绝缘体上硅(soi)衬底上的金属环的半导体器件结构的制作方法
【技术领域】
[0001]本发明涉及半导体领域，更具体地，涉及具有绝缘体上硅(SOI)衬底上的金属环的半导体器件结构。
【背景技术】
[0002]半导体器件用于各种电子应用中，诸如个人电脑、手机、数码相机和其他电子设备。通常通过以下步骤来制造半导体器件:在半导体衬底上方依次沉积绝缘层或介电层、导电层和半导体材料层，然后使用光刻图案化各种材料层以在其上形成电路组件和元件。通常在单个半导体晶圆上制造多个集成电路。通过沿划线锯切集成电路从而分割单独的管芯。通常以例如多芯片模块或其他类型的封装方式将单个管芯分别进行封装。
[0003]绝缘体上硅(SOI)技术的实现是用于允许微电子器件持续小型化(可以称为扩展的摩尔定律)的一些制造策略之一。例如，报告的涉及硅(体效应互补金属氧化物半导体(CMOS))加工的SOI技术的优点包括由于体硅隔离而导致的低寄生电容，其在匹配性能上提高了功耗，和由于η阱和P阱结构隔离而导致的抗闩锁效应。
[0004]从制造的角度来看，SOI衬底与大多数制造工艺兼容。的确，基于SOI的工艺可以在现有工厂没有专用设备或未大幅更新设备的情况下来实现。尽管现有的用于形成基于SOI工艺的器件和方法通常已经可以达到期望的目的，但是不能在所有方面完全符合要求。
【发明内容】
[0005]为解决上述问题，本发明提供了一种半导体器件结构，包括:衬底，所述衬底具有器件区和边缘区；硅层，形成在所述衬底上；晶体管，形成在所述硅层上，所述晶体管形成在所述衬底的器件区处；以及金属环，形成在所述硅层中，所述金属环形成在所述衬底的边缘区处，且所述金属环环绕所述晶体管。
[0006]该半导体器件结构进一步包括:形成在所述晶体管和所述金属环上的互连结构。
[0007]该半导体器件结构进一步包括:形成在所述衬底和所述硅层之间的氧化物层，其中，所述金属环形成在所述氧化物层中。
[0008]该半导体器件结构进一步包括:形成在所述氧化物层上的介电层，其中，所述晶体管形成在所述介电层中。
[0009]其中，穿过所述介电层形成所述金属环。
[0010]其中，所述金属环具有连续的结构或非连续的结构。
[0011]其中，所述金属环包括钨(W)、钨合金、铜(Cu)、铜合金、铝(Al)、铝合金或铝铜合金(AlCu)。
[0012]其中，所述金属环具有的宽度在约0.Ιμ??到约Ιμ??的范围内。
[0013]该半导体器件结构进一步包括:形成在所述衬底的器件区处的接触结构，其中，所述接触结构电连接至所述晶体管。
[0014]其中，所述接触结构和所述金属环由相同的材料制成。
[0015]此外，还提供了一种半导体器件结构，包括:绝缘体上硅(SOI)衬底；硅层，形成在所述SOI衬底上；晶体管，形成在所述硅层上；层间介电(ILD)层，形成在所述晶体管和所述硅层上；以及金属环，形成在所述衬底上且穿过所述ILD层和所述硅层，其中，所述金属环环绕所述晶体管且配置为释放在所述SOI衬底中积累的电荷。
[0016]其中，所述金属环包括钨(W)、钨合金、铜(Cu)、铜合金、铝(Al)、铝合金或铝铜合金(AlCu)。
[0017]该半导体器件结构进一步包括:形成在所述ILD层中的接触结构，其中，所述接触结构电连接至所述晶体管。
[0018]其中，所述接触结构的顶面与所述金属环的顶面基本齐平。
[0019]此外，还提供了一种形成半导体器件结构的方法，包括:提供衬底，其中，所述衬底具有器件区和边缘区；在所述衬底上形成硅层；在所述硅层上以及所述器件区处形成晶体管；在所述晶体管上以及所述硅层上形成介电层；
[0020]在所述介电层中以及所述器件区处形成接触结构，其中，所述接触结构电连接至所述晶体管；以及
[0021]在所述边缘区处形成穿过所述介电层和所述硅层的金属环，其中，所述金属环环绕所述晶体管。
[0022]其中，形成穿过所述介电层和所述硅层的所述金属环包括:蚀刻所述介电层和所述硅层的一部分以形成沟槽；以及将导电材料填充到所述沟槽中以形成所述金属环。
[0023]该方法进一步包括:实施平坦化工艺以去除所述导电材料的一部分，使得所述金属环的顶面与所述介电层的顶面齐平。
[0024]其中，所述接触结构和所述金属环同时形成。
[0025]该方法进一步包括:形成介于所述衬底和所述硅层之间的氧化物层。
[0026]其中，形成所述金属环包括:形成连续的金属环或非连续的金属环，其中，所述非连续的金属环被布置为阵列。
【附图说明】
[0027]为了更全面地理解说明的实施例及其优势，现将结合附图所进行的以下描述作为参考，其中:
[0028]图1是根据本发明的一些实施例示出了半导体器件结构的俯视图。
[0029]图2A至图2F是根据本发明的一些实施例示出了形成半导体器件结构的各个阶段的截面图。
[0030]图3A和图3B是根据本发明的一些实施例示出了金属环的俯视图。
【具体实施方式】
[0031]下面，详细讨论本发明各实施例的制造和使用。然而，应该理解，各个实施例可以用于许多具体环境中。所讨论的具体实施例仅用于示出的目的，而不用于限制本发明的范围。
[0032]应该理解，以下公开内容提供了许多用于实施所公开的不同特征的不同实施例或实例。以下描述组件和配置的具体实例以简化本发明。当然，这仅仅是实例，并不是用于限制本发明。而且，在以下描述中，在第二工艺之前实施第一工艺可以包括在第一工艺之后立即实施第二工艺的实施例，还可以包括在第一和第二工艺之间实施额外的工艺的实施例。为了简化和清晰的目的，各个部件可以以不同比例任意绘制。此外，在描述中，第一部件形成在第二部件上方或者上可以包括以直接接触或间接接触的方式形成第一部件和第二部件的实施例。
[0033]描述了实施例的一些变型。贯穿各个视图和示出的实施例，相同的参考标号用来表示相同的元件。应当理解，可以在该方法之前、期间和之后提供额外的操作，且对于该方法的其它实施例可以替换或删除所描述的一些操作。
[0034]提供了形成半导体器件结构的实施例。图1根据本发明的一些实施例示出了半导体器件结构10的顶视图。然而，应该注意，为了清楚的更好的理解本发明的发明概念，图1已经进行了简化。可以对半导体器件结构10增加额外的部件，且可以替换或去除以下的一些部件。
[0035]参考图1，提供了衬底102。衬底102是硅或含硅材料。衬底102是高阻(高R)衬底。在一些实施例中，衬底102具有范围从约750欧-厘米到1000欧-厘米的电阻。衬底102具有器件区12和边缘区14。边缘区14环绕器件区12。
[0036]器件区12可以具有各个器件元件。器件元件的实例可以包括，但不限于:晶体管、二极管和/或其他应用元件。晶体管的实例可以包括，但不限于:金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结型晶体管(BJT)、高压晶体管、高频晶体管、P沟道和/或η沟道场效应晶体管(PFET/NFET)等。实施各种工艺(诸如沉积、蚀刻、注入、光刻、退火和/或其他可应用的工艺)以形成器件元件。在一些实施例中，在前道工序(FEOL)工艺中，在衬底102中形成器件区12。
[0037]图2Α至图2F根据本发明的一些实施例示出了形成半导体器件结构10的各个阶段的截面表示。
[0038]参考图2Α，在衬底102上形成氧化物层1