一种基于纳米线阵列的忆阻器及其制备方法
【技术领域】
[0001]本发明属于微纳电子器件领域，涉及一种基于纳米线阵列的忆阻器及其制备方法。
[0002]
【背景技术】
[0003]忆阻器被认为是除电阻、电容、电感之外的第四种无源电子元件，其新颖的电学特性在于阻值能够随流经器件的电荷而发生动态变化，并实现连续电阻态的存储。1971年，华裔科学家蔡少堂教授从理论上预言忆阻器这一基本电子元件的存在。2008年，惠普实验室首次在实验上构筑了忆阻器原型器件。忆阻器具有新颖的非线性电学性质，并兼具密度高、尺寸小、功耗低、非易失性等特点，被认为是发展下一代新型非易失性存储技术的理想方案之一，因而成为信息、材料等领域的研宄热点。此外，忆阻器的阻变行为与生物体神经可塑性有着高度的相似性，因而在发展神经突触仿生器件及神经形态计算机等方面具有潜力。
[0004]惠普实验室提出的忆阻器件采用了由缺氧和富氧TiCV薄膜构成的双层结构，利用电场诱导氧缺陷在两层间的迀移实现器件阻值调控。随后，不同结构、不同材料的忆阻器件相继研制成功。例如，CN102738387A专利中公开了一种基于单层T1x (0.5<x<3)薄膜结构的忆阻器及其制备方法，而CN103050622A专利中公开了一种基于AgInSbTe材料体系的忆阻器件。
[0005]在忆阻器件研宄中，其潜在的高存储密度应用一直是研宄的重要部分，尤其在神经突触仿生器件研宄中。人类大脑中约有114个神经突触，相较于传统人造突触的制备方法，利用高密度的纳米忆阻器构造相同数量的人造突触将会大大减低功耗和体积。常见的忆阻器件多采用薄膜层作为其功能转变层，因此光刻、电刻等微纳加工技术的使用是制备并集成高密度忆阻器件的关键。鉴于纳米线阵列的高密度特性，开发具有纳米线结构的忆阻器件，是实现高密度存储单元的简便而有效途径。同时，纳米结构的引入为忆阻器的结构设计提供新的方案，并为进一步研制以单根纳米线为存储单元的忆阻器件提供研宄基础。
[0006]
【发明内容】
[0007]本发明目的在于提供一种基于纳米线阵列的忆阻器及其制备方法，其中通过对单晶纳米线阵列表层进行气体离子溅射，诱导纳米线表面层中氧缺陷的产生以及微结构的无序化，形成忆阻器阻态转变层。同时，器件能随施加电压实现连续阻值可调的忆阻行为。
[0008]本发明实现上述基于纳米线阵列忆阻器的技术方案如下:一种基于纳米线阵列结构的忆阻器，包括上电极、下电极及两电极之间的忆阻器阻态转变层。其特征在于，阻态转变层为金属氧化物纳米线阵列，金属氧化物可为Ti02、ZnO等。
[0009]在上述技术方案的基础上，本发明还可以做如下优选。
[0010]所述下电极为FTO或ITO导电玻璃，其电阻为10 Ω至400 Ω。[0011 ] 所述上电极为金属电极或者导电氧化物电极等。
[0012]所述上电极材料可为Pt、Au、T1、W、Al、Ta等金属电极中一种或者多种组合；所述导电氧化物电极包括ITO、IZO, FTO等；所述上电极厚度为20nm至500nmo
[0013]所述纳米线阵列为水热方法制备，且其直径为80nm至200nm，长度为SOOnm至3 μ m0
[0014]所述纳米线阵列需经历Ar、Ar/H2、NH3等还原性气体离子溅射处理，诱导纳米线上端表面层中产生氧缺陷以及微结构无序，形成阻态转变层。
[0015]本发明还提供了一种实现上述忆阻器件的制备方法:
步骤一:制备下电极；
步骤二:在FTO或ITO导电玻璃衬底上，利用水热方法制备金属氧化物单晶纳米线阵列；
步骤三:利用磁控溅射在Ar、Ar/H2、NH3等还原性气体中对金属氧化物单晶纳米线阵列进行反溅处理，诱导阵列上端表层产生氧缺陷以及微结构无序，形成阻态转变层；
步骤四:使用高分子材料封装气体离子处理后的金属氧化物纳米线阵列，并使用热蒸发、电子束蒸发或溅射等方法在阵列顶部沉积上电极。
[0016]本发明的有益效果是:本发明提供了一种基于纳米线阵列忆阻器及其制备方法，能够扩充忆阻器件的构建方案。同时，该忆阻器件具有连续多阻态转变、运行稳定、性能可控、工艺简单、成本低、高密度等优点。
[0017]
【附图说明】
[0018]图1为本发明方法中纳米线阵列忆阻器的结构示意图；
图2为本发明方法中实施例T12纳米线阵列忆阻器制备方法流程图；
图3为图2所示制备方法各步骤对应的结构示意图；
图4为图3(b)中1102纳米线阵列所对应的扫描电镜断面图；
图5为本发明实施例忆阻器在连续正偏压下基本电压-电流曲线；
图6为本发明实施例忆阻器在连续负偏压下基本电压-电流曲线。
[0019]
【具体实施方式】
[0020]为使本发明的目的、技术方案及优点更加清晰，以下结合附图和具体实例对本发明的操作过程作进一步详细说明。需说明，此处所描述的具体实例仅用于解释本发明，其中图示为示意性质，并不用于限定本发明的范围。
实施例
[0021]图1为本发明方法中纳米线阵列忆阻器的结构示意图。如图1所示，忆阻器包括:衬底100;下电极101;生长于下电极之上的纳米线阵列102，此实施例中选用T12;经历气体离子溅射处理的阻态转变层103 ;用于封装纳米线阵列的高分子材料104 ;沉积于纳米线阵列顶端的上电极105。
[0022]所述衬底100 —般为石英，玻璃或者硅等。
[0023]所述下电极101可选用FTO或ITO导电薄膜，其电阻为10 Ω至400 Ω。结合衬底选择，可以理解为可直接使用FTO或ITO导电玻璃，或沉积FTO或ITO导电薄膜于其它衬底同样适用。
[0024]所述上电极105可为Pt、Au、Cu、Ag、T1、W、Al、Ta等金属电极中一种或者多种组合；所述导电化合物电极包括ITO、IZO、FTO等；所述上电极105厚度为20nm至500nm;所述上电极105可采用磁控溅射、热蒸发、电子束蒸发等方式制备。
[0025]所述纳米线阵列102可为水热方法制备，且其直径为80nm至200nm，长度为800nm至 3 μ m0
[0026]进一步，所述纳米线阵列需经历Ar、Ar/H2、NH3等还原性气体离子溅射处理，诱导纳米线阵列上端表层产生