一种GaN基发光二极管外延片及其制备方法
【技术领域】
[0001]本发明涉及半导体技术领域，特别涉及一种GaN基发光二极管外延片及其制备方法。
【背景技术】
[0002]发光二极管(Light Emitting D1de，简称“LED”)作为一种高效、绿色环保的新型固态照明光源，具有体积小、重量轻、寿命长、可靠性高及使用功耗低等优点，因而在照明领域得到了广泛的应用。现有的GaN基LED芯片结构包括衬底、缓冲层、η型GaN层、多量子阱层、P型GaN层等。
[0003]GaN基LED芯片在工作过程中，η型GaN层中产生的电子和ρ型GaN层中产生的空穴，在电场的作用下向多量子阱层迀移，并在多量子阱层中发生辐射复合，进而发光。目前，由于用作照明的LED芯片工作电流都较大，而大电流密度下工作的芯片发光效率都比较低，为了增加LED芯片的发光效率，主要是通过减少电子的溢漏和增加空穴的传输距离以及提高有源区的晶体质量等方法。
[0004]在实现本发明的过程中，发明人发现现有技术至少存在以下问题:
[0005]随着LED芯片工作电流的增加，电流密度随之增大，在这种大电流密度情况下，注入多量子阱层中的电子也随之增多，导致部分电子未与空穴在多量子阱层中复合而迀移至P型GaN层中，致使电子溢漏的程度增加，使得大电流密度情况下LED芯片的发光效率下降。
【发明内容】
[0006]为了解决现有LED芯片随着工作电流的增加，在大电流密度的情况下发光效率下降的问题，本发明实施例提供了一种GaN基发光二极管外延片及其制备方法。所述技术方案如下:
[0007]一方面，提供了一种GaN基发光二极管外延片，所述外延片包括:衬底，和依次覆盖在所述衬底上的u型GaN层、η型GaN层、多量子阱层、以及ρ型GaN层，所述多量子阱层包括:交替生长的InGaN阱层和GaN皇层，
[0008]所述外延片还包括:设于所述η型GaN层与所述多量子阱层之间的势皇结构层，所述势皇结构层包括N层势皇结构，每层所述势皇结构包括:依次生长的u型GaN子层和ρ型GaN子层，所述u型GaN子层的厚度dl的取值范围为:0nm < dl ^ 50nm，所述ρ型GaN子层的厚度d2的取值范围为:0nm < d2彡50nm，所述N为大于或者等于2的整数。
[0009]具体地，所述ρ型GaN子层为掺Mg的GaN子层，Mg源的流量F的取值范围为:0< F 10sccm0
[0010]具体地，所述N的取值范围为:2 < NS 20。
[0011]进一步地，所述势皇结构层的总厚度d的取值范围为:0nm < d ^ 500nm。
[0012]进一步地，所述u型GaN层的厚度为I?4um ；
[0013]所述η型GaN层的厚度为I?4um ；
[0014]所述InGaN阱层的厚度为2.8?3.8nm ;
[0015]所述GaN皇层的厚度为6nm?18nm ；
[0016]所述ρ型GaN层的厚度为100?500nm。
[0017]另一方面，提供了一种GaN基发光二极管外延片制备方法，所述方法包括:
[0018]在衬底上依次生长u型GaN层和η型GaN层；
[0019]在所述η型GaN层上生长一层势皇结构层，所述势皇结构层包括N层势皇结构，每层所述势皇结构包括:依次生长的u型GaN子层和ρ型GaN子层，所述u型GaN子层的厚度dl的取值范围为:0nm < dl彡50nm，所述ρ型GaN子层的厚度d2的取值范围为:0nm<d2^ 50nm，所述N为大于或者等于2的整数；
[0020]在所述势皇结构层上依次生长多量子阱层和ρ型GaN层，所述多量子阱层包括:交替生长的InGaN阱层和GaN皇层。
[0021]具体地，所述ρ型GaN子层为掺Mg的GaN子层，Mg源的流量F的取值范围为:0
<F ^ 10sccm0
[0022]具体地，所述N的取值范围为:2 < N < 20。
[0023]进一步地，所述N层依次生长的u型GaN子层和P型GaN子层的总厚度d的取值范围为:0nm < d 500nm。
[0024]进一步地，所述势皇结构层的生长温度均为1100?1200°C。
[0025]本发明实施例提供的技术方案带来的有益效果是:
[0026]通过在η型GaN层与多量子阱层之间增设由多层势皇结构组成的势皇结构层，形成多层能量势皇，能有效降低大电流密度下η型GaN层中的电子注入多量子阱层的速率，进而增加P型GaN层的空穴的迀移距离，增加了多量子阱层中空穴的注入率，提高了电子和空穴在多量子阱层中的复合率，同时也能减少因部分电子迀移至P型GaN层而产生的溢漏，进而提高了大电流密度下LED芯片的发光效率。
【附图说明】
[0027]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0028]图1是本发明实施例一提供的一种GaN基发光二极管外延片的结构示意图；
[0029]图2是本发明实施例二提供的一种GaN基发光二极管外延片制备方法流程图。
【具体实施方式】
[0030]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
[0031]实施例一
[0032]本发明实施例提供了一种GaN基发光二极管外延片，适用于蓝绿光波的GaN基LED，参见图1，该外延片包括:衬底100，和依次覆盖在衬底100上的u型GaN层101、η型GaN层102、多量子阱层104、以及ρ型GaN层105，该多量子阱层104包括:交替生长的InGaN阱层114和GaN皇层124。
[0033]该外延片还包括:设于η型GaN层102与多量子阱层104之间的势皇结构层103，该势皇结构层103为N层势皇结构，每层势皇结构包括:依次生长的u型GaN子层113和ρ型GaN子层123，u型GaN子层113的厚度dl的取值范围可以为:0nm < dl ( 50nm，ρ型GaN子层123的厚度d2的取值范围可以为:0nm < d2彡50nm，N为大于或者等于2的整数。
[0034]具体地，ρ型GaN子层123可以为掺Mg的GaN子层，Mg源的流量F的取值范围为:O < F 10sccm0
[0035]在本实施例中，Mg源的流量是指制备ρ型GaN子层123时，通入Mg源的流量。
[0036]具体地，N的取值范围可以为:2彡N彡20，即N可以取2彡N彡20范围内的任一正整数。优选地，N的取值范围可以为:3 < N < 8。
[0037]进一步地，电子阻挡层103的总厚度d的取值范围可以为:0nm < d ^ 500nm。
[0038]进一步地，u型GaN层101的厚度为I?4um (优选2um)，n型GaN层102的厚度为I?4um(优选2um)，InGaN讲层114的厚度为2.8?3.8nm(优选为3?3.5nm), GaN皇层124的厚度为6nm?18nm(优选为10?15nm)，p型GaN层105的厚度为100?500nm(优选 200nm)。
[0039]本发明实施例通过在η型GaN层与多量子阱层之间增设由多层势皇结构组成的势皇结构层，形成多层能量势皇，能有效降低大电流密度下η型GaN层中的电子注入多量子阱层的速率，进而增加P型GaN层中空穴的迀移距离，增加了多量子阱层中空穴的注入率，进而提高了电子和空穴在多量子阱层中的复合率，同时也能减少因部分电子迀移至P型GaN层而产生的溢漏，进而提高了大电流密度下LED芯片的发光效率，此外，随着大电流密度下LED芯片发光效率的提高，在保持LED芯片总的发光量不变的情况下，LED芯片面积可以进一步减少，进而可以进一步降低了 LED芯片的成本。
[0040]实施例二
[0041]本发明实施例