非易失性存储器的电阻性元件与存储单元及其相关制作方法
【技术领域】
[0001]本发明是有关于一种存储器的存储单元与制作方法，且特别是有关于一种非易失性存储器的电阻性元件与存储单元及其相关制作方法。
【背景技术】
[0002]众所周知，非易失性存储器(non-volatile memory)能够在电源关闭时持续保存其内部的储存数据。而现今使用最普遍的非易失性存储器即为快闪存储器(flashmemory)。快闪存储器用浮动栅晶体管(floating gate transistor)作为储存单元。而根据储存于浮动栅极上的电荷量即可决定其储存状态。
[0003]最近，一种全新架构的非易失性存储器已经被提出。该非易失性存储器称为电阻性随机存取存储器(Resistive Random Access Memory, RRAM),且其存储单元中包括一电阻性兀件(resistive element)。
[0004]请参照图1，其所绘示为现有非易失性存储器示意图，其揭示于美国专利号US8，107，274。该非易失性存储器300具有(1T+1R)的存储单元，IT代表一个晶体管(transistor), IR代表一个电阻(resistor)。亦即，该非易失性存储器300的存储单元中包括一晶体管310与一电阻性元件320，且电阻性元件320连接至晶体管310。其中，电阻性兀件320为可变的以及可回复的电阻性兀件(variable and reversible resistiveelement);晶体管310为一开关晶体管(switch transistor)。当晶体管310被开启(turnon)时,可以对编程(program)电阻性元件320或者读取(read)电阻性元件320的储存状态。
[0005]晶体管310 包括:基板 318、栅介电层(gate dielectric layer) 313、一栅极 312、第一源/漏极区域314、第二源/漏极区域316、间隙壁(spaCer)319。其中，该基板318以可以是一个井区(well reg1n)。
[0006]电阻性元件320包括:过渡金属氧化层(transit1n metal oxide layer) 110、介电层150、一导电的插塞模块(conductive plug module)130。其中，介电层150形成于第一源/漏极区域314上，且导电的插塞模块130位于过渡金属氧化层110上。
[0007]再者,导电的插塞模块130包括一金属插塞132与一障壁层(barrier layer) 134。金属插塞132垂直地配置于过渡金属氧化层110上且可以导电至过渡金属氧化层110，并且障壁层134包覆着金属插塞132。其中，过渡金属氧化层110由介电层150与障壁层134反应后所形成。再者，过渡金属氧化层110可以经由设定(set)与重置(reset)而呈现不同的电阻值，而每一电阻值皆可对应至一个储存状态，因此可以用来作为存储器的用途。
[0008]请参照图2A?2D2A?2D，其所绘示为非易失性存储器的制造方法。在图2A中，一个晶体管已经形成。此晶体管包括一栅极312、第一源/漏极区域314与第二源/漏极区域316。再者，栅介电层313形成于基板318(或者井区)上，栅极312再形成于栅介电层313上。另外，在基板318 (或者井区)中栅极312的相对二侧形成第一源/漏极区域314与第二源/漏极区域316 ;并且，间隙壁319形成于栅极312的两侧。除此之外，介电层150形成于第一源/漏极区域314上。再者，层间绝缘层(interlayer insulating layer) 160覆盖于介电层150以及晶体管上。
[0009]如图2B所示，利用蚀刻步骤于层间绝缘层160形成开口 162穿透至介电层150。而开口 162的底部152与第一源/漏极区域314之间尚有一部分的介电层150残留。
[0010]如图2C所示，在开口 162的内壁以及底部152形成障壁层134。
[0011]如图2D所示，开口 162底部的障壁层134与介电层150相互接触，并可以反应成过渡金属氧化层110。而当过渡金属氧化层110形成后，过渡金属氧化层110与第一源/漏极区域314之间仍有介电层150残留。再者，金属插塞132填满开口 162，且可以导电至过渡金属氧化层110
[0012]然而，由于开口 162的蚀刻步骤不易控制，使得开口 162底部的介电层150的残留厚度无法精确地掌握。如此，反应后形成的过渡金属氧化层110的电阻值将会有很大的变异，造成工艺不稳定。换句话说，现有非易失性存储器的(1T+1R)存储单元无法运用于大量生产。
【发明内容】
[0013]本发明为一种非易失性存储器的电阻性元件的制造方法，包括下列步骤:(a)在一导电区域的一表面上形成一电性绝缘层；(b)蚀刻该电性绝缘层并形成一穿透洞，且该穿透洞被蚀刻至该导电区域的该表面；(C)形成一介电层覆盖于该穿透洞的内壁与底部；(d)形成一障壁层覆盖于该介电层；(e)形成一金属层填满于该穿透洞；以及(g)反应该介电层与该障壁层而形成一过渡层。
[0014]本发明为一种非挥性存储器的电阻性兀件，包括:一导电区域，具有一表面；一电性绝缘层，覆盖于该导电区域的该表面；一穿透洞形成于该电性绝缘层内，且该穿透洞的底部暴露出该导电区域；一介电层覆盖于该穿透洞的内壁与底部；一障壁层覆盖于该介电层；以及一金属层填满于该穿透洞；其中，该介电层与该障壁层经由一反应而形成一过渡层。
[0015]本发明为一种非挥性存储器的存储单元制造方法，包括下列步骤:(a)提供一晶体管，包括一第一源/漏极区域、一第二源/漏极区域、一栅极结构，其中该第一源/漏极区域与该第二源/漏极区域位于一基板的一表面下方，且该栅极结构位于该第一源/漏极区域与该第二源/漏极区域之间的该表面上方；(b)形成一电性绝缘层，覆盖于该一第一源/漏极区域；(C)蚀刻该电性绝缘层并形成一第一穿透洞，且该第一穿透洞被蚀刻至该第一源/漏极区域；(d)形成一介电层覆盖于该第一穿透洞的内壁与底部；(e)形成一障壁层覆盖于该介电层；(f)形成一第一金属层填满于该第一穿透洞；以及(g)反应该介电层与该障壁层而形成一过渡层。
[0016]本发明为一种非挥性存储器的存储单兀，包括:一基板，其中该基板中的一表面下方有一第一源/漏极区域与一第二源/漏极区域；一栅极结构，位于该第一源/漏极区域与该第二源/漏极区域之间的该表面上方；一电性绝缘层，覆盖于该一第一源/漏极区域；一第一穿透洞形成于该电性绝缘层内，且该第一穿透洞的底部暴露出该第一源/漏极区域；一介电层覆盖于该第一穿透洞的内壁与底部；一障壁层覆盖于该介电层；以及一第一金属层填满于该第一穿透洞；其中，该介电层与该障壁层经由一反应而形成一过渡层。
[0017]为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明。
【附图说明】
[0018]图1所绘示为现有非易失性存储器。
[0019]图2A?2D所绘示为现有非易失性存储器的制造方法。
[0020]图3A?3F所绘示为本发明电阻性元件的制作方法。
[0021]图4A?4G所绘示为本发明非易失性存储器的存储单元的制作方法。
[0022]图4H所绘示为本发明非易失性存储器的存储单元的等效电路。
[0023]图5A?5B所绘示为本发明非易失性存储器的存储单元的其他实施例。
[0024]其中，附图标记说明如下:
[0025]110:过渡金属氧化层
[0026]130:导电的插塞模块
[0027]132:金属插塞
[0028]1:34、366、454:障壁层
[0029]1δ0、364、453:介电层
[0030]152:底部
[0031]160、426:层间绝缘层
[0032]162:开口
[0033]300:非易失性存储器
[0034]310:晶体管
[0035]312、412、565:栅极
[0036]313、413:栅介电层
[0037]314、316、414、416:源 / 漏极区域
[0038]318、418:基板
[0039]319、419、519、569:间隙壁
[0040]320:电阻性元件
[0041]350:导电区域
[0042]360:电性绝缘层
[0043]362、451、452:穿透洞
[0044]368、456、458:金属层 370、410:过渡层
[0045]420:阻挡保护层
[0046]421、422:金属硅化物层
[0047]512:控制栅极
[0048]512:浮动栅极
[0049]562,564:氧化物层
[0050]563:氮化物层
【具体实施方式】
[0051]本发明为一种非易失性存储器的电阻性元件与存储单元及其相关制作方法。本发明可以准确地控制介电层以及障壁层的厚度，使得非易失性存储器的工艺稳定。再者。由于反应后所形成的过渡层(transit1n layer)的电阻值变异性不大，因此非常适合于大量生产。以下详细介绍本发明:
[0052]请参照图3A?3F所绘示为本发明电阻性元件的制作方法。如图3A所示，在导电区域350上形成一电性绝缘层360。其中，导电区域350可为N型基板、P型基板、N型井区、P型井区。
[0053]如图3B所示，利用蚀刻工艺于电性绝缘层360中形成一穿透洞(