高密度铜蚀刻线路板的制备方法
【技术领域】
[0001]本发明涉及线路板制备技术领域，特别是涉及一种高密度铜蚀刻线路板的制备方法。
【背景技术】
[0002]现有的线路板制备工艺，在形成图形时候，采取的主要方法是在覆铜的刚性或者柔性基材上覆上光敏薄膜(俗称“干膜”)，之后经过曝光显影，将菲林片(也即掩膜板)上的图形转移到干膜上。之后利用干膜图形刻蚀其下层的铜，形成导电线路。但是，该方法仅能制备线宽、线距大于200 μπι的导电线路图形，而无法制备细线条线路，因为其主要受限于两个因素:一是菲林片无法制备细线条，二是干膜的分辨率也无法达到要求。
[0003]随着越来越多对小线宽、线距的线路板的需求，传统的贴干膜、菲林曝光的方法已经不再使用。而如果采取IC半导体领域使用的光刻胶并采用石英掩膜的方法，其成本高较高，而且光刻胶需要采用旋涂的方式，无法卷到卷生产。
[0004]因此，如何在控制成本的基础上制备高密度、细线条线路，并能实现卷到卷生产，是目前亟需解决的问题。
【发明内容】
[0005]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高密度铜蚀刻线路板的制备方法，用于解决现有技术中采用贴干膜、菲林曝光的方法无法制备细线条线路，以及采用旋涂光刻胶、石英掩膜的方法成本较高、无法卷到卷生产的问题。
[0006]为实现上述目的及其他相关目的，本发明提供一种高密度铜蚀刻线路板的制备方法，其中，所述高密度铜蚀刻线路板的制备方法至少包括:
[0007]制备模具，所述模具表面具有与所述高密度铜蚀刻线路板所要制备的导电线路图形相匹配的模具图形；
[0008]提供覆铜基底，所述覆铜基底表面具有铜金属层；
[0009]在所述覆铜基底上形成成型层；
[0010]通过所述模具在所述成型层中形成与所述模具图形相匹配的成型层图形；
[0011]将所述成型层图形从所述成型层转移到所述覆铜基底的铜金属层，形成所述高密度铜蚀刻线路板所要制备的导电线路。
[0012]优选地，在所述覆铜基底上形成成型层之前，先在所述覆铜基底上形成离型层。
[0013]优选地，所述制备模具的具体方法为:
[0014]提供t旲具基底；
[0015]在所述模具基底上形成结构层，图形化所述结构层，形成与所述高密度铜蚀刻线路板所要制备的导电线路图形相匹配的模具图形；
[0016]其中，所述结构层的厚度小于等于所述成型层的厚度。
[0017]优选地，在所述模具图形的线距、线宽为大于30 μπι时，采用激光镭射工艺图形化所述结构层；在所述模具图形的线距、线宽为大于2 μπι时，采用光刻显影工艺图形化所述结构层。
[0018]优选地，通过所述模具在所述成型层中形成与所述模具图形相匹配的成型层图形，具体方法为:
[0019]将所述模具的模具图形压印在所述成型层上，使所述成型层被压印成形；
[0020]保持所述模具的模具图形在所述成型层上的压印状态，对所述被压印成形的成型层进行固化处理；
[0021]在固化处理完成后，从所述成型层上分离所述模具，得到与所述模具图形相匹配的成型层图形。
[0022]优选地，将所述成型层图形从所述成型层转移到所述覆铜基底的铜金属层，形成所述高密度铜蚀刻线路板所要制备的导电线路，具体方法为:
[0023]去除位于所述成型层图形线路间隙中的残留的成型层材料；
[0024]以所述成型层图形为掩膜，刻蚀所述覆铜基底的铜金属层，形成所述高密度铜蚀刻线路板所要制备的导电线路。
[0025]优选地，所述高密度铜蚀刻线路板的制备方法还包括:
[0026]去除所述成型层图形，暴露出所述高密度铜蚀刻线路板所要制备的导电线路。
[0027]优选地，将所述成型层图形从所述成型层转移到所述覆铜基底的铜金属层，形成所述高密度铜蚀刻线路板所要制备的导电线路，具体方法为:
[0028]去除位于所述成型层图形线路间隙中的残留的成型层材料；
[0029]以所述成型层图形为掩膜，刻蚀所述离型层，形成离型层图形；
[0030]以所述成型层图形和所述离型层图形为掩膜，刻蚀所述覆铜基底的铜金属层，形成所述高密度铜蚀刻线路板所要制备的导电线路。
[0031]优选地，所述高密度铜蚀刻线路板的制备方法还包括:
[0032]去除所述成型层图形和所述离型层图形，暴露出所述高密度铜蚀刻线路板所要制备的导电线路。
[0033]优选地，所述覆铜基底还具有基底层，所述铜金属层位于所述基底层之上，所述基底层的材料为柔性或者刚性基材；所述成型层和所述离型层的材料为可固化的高分子聚合物。
[0034]如上所述，本发明的高密度铜蚀刻线路板的制备方法，具有以下有益效果:
[0035]1、本发明采用微纳米压印工艺定义高密度线路板图形，能够制备线宽、线距范围在2 μπι?50 μ m的细线条导电线路图形；采用本发明制备而成的高密度铜蚀刻线路板，相比于传统线路板，能够大大减小布线面积，提高布线密度。
[0036]2、采用本发明能够卷到卷、低成本地生产高密度铜蚀刻线路板。
[0037]3、本发明利用压印成形的高分子聚合物成型胶替代现有技术中的光刻胶，利用压印工艺替代现有技术中的黄光工艺，大大降低了成本。
【附图说明】
[0038]图1显示为本发明第一实施例的高密度铜蚀刻线路板的制备方法的流程示意图。
[0039]图2?图9显示为本发明第一实施例的高密度铜蚀刻线路板的制备方法的剖面结构示意图。
[0040]图10显示为本发明第二实施例的高密度铜蚀刻线路板的制备方法的流程示意图。
[0041]图11?图17显示为本发明第二实施例的高密度铜蚀刻线路板的制备方法的剖面结构示意图。
[0042]元件标号说明
[0043]I模具
[0044]11模具基底
[0045]12结构层
[0046]121模具图形
[0047]2覆铜基底
[0048]21基底层
[0049]22铜金属层
[0050]221高密度铜蚀刻线路板所要制备的导电线路
[0051]3成型层
[0052]31成型层图形
[0053]4离型层
[0054]41离型层图形
[0055]SI ?S5、SI，?S6’步骤
【具体实施方式】
[0056]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0057]请参阅图1，本发明第一实施例涉及一种高密度铜蚀刻线路板的制备方法。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0058]本实施例的高密度铜蚀刻线路板的制备方法至少包括:
[0059]步骤SI，制备模具1，模具I表面具有与高密度铜蚀刻线路板所要制备的导电线路221图形相匹配的模具图形121。
[0060]在步骤SI中，制备模具I的具体方法为:
[0061]首先，提供模具基底11。
[0062]其次，在模具基底11上形成结构层12，如图2所示；图形化结构层12，形成与高密度铜蚀刻线路板所要制备的导电线路221图形相匹配的模具图形121，如图3所示；其中，结构层12的厚度小于等于成型层3的厚度。
[0063]并且，高密度铜蚀刻线路板所要制备的导电线路221图形可能包括用于连接元器件管脚的通孔、沟槽等，相应的，模具I的模具图形121具有与这些通孔、沟槽等结构相匹配的微结构凸起；也就是说，模具I的基本形态为表面凹凸起伏，具有一定机械强度的器件。模具I