包括电介质材料的半导体器件的制作方法
【专利说明】
【背景技术】
[0001]可以将半导体晶片附接至临时晶片载体以在工艺期间支撑该半导体晶片。该晶片载体降低或消除了在工艺期间该半导体晶片的弯曲(bowing)，使得能够实现半导体晶片的薄化及其它背侧工艺，并且简化了该半导体晶片的装卸(handling)，特别是对于超薄晶片。一旦完成了半导体晶片的处理，移除该晶片载体。在其它工艺中，该晶片载体不被移除并成为由该半导体晶片所制造的最终的半导体器件的一部分。典型地，使用临时粘结层以将该半导体晶片附接至该晶片载体。然而，该临时粘结层是温度敏感的。例如，典型的临时粘结层具有在250°C下两小时的工艺极限。因此，调整接在将半导体晶片接合至晶片载体后面的工艺以停留在该粘结层的温度极限之内。所调整的工艺具有关于质量、成品率、性能和生产率的实质性的限制。
[0002]正是由于这些及其它原因，因而需要本发明。
【发明内容】
[0003]一实施例提供一种用于制造半导体器件的方法，该方法包括提供载体以及具行第一侧面和与第一侧面相对的第二侧面的半导体晶片。该方法包括将电介质材料施加到载体或半导体晶片以及通过该电介质材料将半导体晶片接合到载体。该方法包括处理该半导体晶片并从半导体晶片移除该载体，以使该电介质材料保留在半导体晶片上以提供包括该电介质材料的半导体器件。
【附图说明】
[0004]包括附图以提供对于实施例的进一步的理解，并且将附图并入且构成该说明书的一部分。该附图示出了实施例并且与描述一起用来解释实施例的原理。其它实施例和实施例的很多预期的优点将容易被意识到，因为通过参考下列详细的说明他们变得更好理解。附图的要素相互之间不必按照比例。相似的附图标记指定对应相似的部件。
[0005]图1A示出了半导体器件的一实施例的横截面图。
[0006]图1B示出了半导体器件的另一实施例的横截面图。
[0007]图1C示出了半导体器件的另一实施例的横截面图。
[0008]图2示出了晶片载体的一实施例的横截面图。
[0009]图3A不出了晶片载体和电介质材料层的一实施例的横截面图。
[0010]图3B不出了半导体晶片和电介质材料层的一实施例的横截面图。
[0011]图4示出了通过电介质材料层接合到半导体晶片的晶片载体的一实施例的横截面图。
[0012]图5示出了在处理之后接合至晶片载体的半导体晶片的一实施例的横截面图。
[0013]图6示出了移除晶片载体后半导体晶片和电介质材料层的一实施例的横截面图。
[0014]图7示出了切割之后包括电介质材料层的多个半导体器件的一实施例的横截面图。
[0015]图8示出了在处理之后接合至晶片载体的多个半导体芯片的一实施例的横截面图。
[0016]图9示出了在多个半导体芯片上方施加电介质材料层之后，接合至晶片载体的多个半导体芯片的一实施例的横截面图。
[0017]图10示出了在移除晶片载体之后，多个半导体芯片和电介质材料层的一实施例的横截面图。
[0018]图11示出了在切割之后，包括电介质材料层的多个半导体器件的一实施例的横截面图。
[0019]图12示出了晶片载体和牺牲释放材料层的一实施例的横截面图。
[0020]图13示出了晶片载体、牺牲释放材料层和电介质材料层的一实施例的横截面图。
[0021]图14示出了通过电介质材料层接合至半导体晶片的晶片载体的一实施例的横截面图。
[0022]图15示出了在处理之后，接合至晶片载体的半导体晶片的一实施例的横截面图。
[0023]图16示出了通过分解牺牲释放材料层来移除晶片载体的一实施例的横截面图。
[0024]图17示出了包括电耦合至半导体晶片的有源区的金属接触的半导体晶片的一实施例的横截面图。
[0025]图18示出了半导体晶片和电介质材料层的一实施例的横截面图。
[0026]图19示出了通过电介质材料层接合至晶片载体的半导体晶片的一实施例的横截面图。
[0027]图20示出了在处理之后接合至晶片载体的半导体晶片的一实施例的横截面图。
[0028]图21示出了移除晶片载体之后半导体晶片和电介质材料层的一实施例的横截面图。
[0029]图22示出了在切割之后包括电介质材料层的多个半导体器件的一实施例的横截面图。
[0030]图23示出了在将半导体器件附接至器件载体并结构化电介质材料层之后，半导体器件阵列的一实施例的横截面图。
[0031]图24示出了金属化之后半导体器件阵列的一实施例的横截面图。
【具体实施方式】
[0032]在下面详细的描述中，以形成为本文的一部分的附图作为参考，并且在其中以图示的方式示出其中可以实践本公开的特定实施例。在这点上，例如“顶部”、“底部”、“前部”、“背部”、“头部的”、“结尾的”等的方向术语参考正被描述的一个或多个图的取向使用。由于可以将实施例的部件定位于多个不同的取向，因此为了图示的目的使用方向术语且决不是限制性的。可以理解可以在不脱离本公开的范围的情况下可以使用其它实施例并且可以进行结构或逻辑上的改变。因此，下面的详细描述不被理解为限制意义，而本公开的范围由所附的权利要求所限定。
[0033]将理解这里所描述的各种示例性实施例的特征可以相互组合，除非另有明确说明。
[0034]正如这里所使用的，术语“电耦合”并不意指意味着元件必须直接耦合在一起并且可以在“电耦合”的元件之间提供插入元件。
[0035]图1A示出了半导体器件100的一实施例的横截面图。半导体器件100包括半导体芯片102和在半导体芯片上方的电介质材料层104。在制造半导体器件100期间使用电介质材料层104以将由其制造半导体芯片102的半导体晶片接合到晶片载体以进行处理。一旦完成了半导体晶片的处理，移除该晶片载体并且将半导体晶片切割以提供半导体芯片102。电介质材料层104保留在半导体芯片102上以提供半导体器件100的至少一部分。
[0036]电介质材料层104保护半导体芯片102的表面。电介质材料层104由以下组成:聚合物、环氧树脂(例如模塑料)、娃树脂、聚酰亚胺、氰基醋(cyanester)、双马来酰亚胺(bismalinimide) (BMI)或可接合到晶片载体并提供半导体器件100的至少一部分的其它合适的电介质材料。该电介质材料可以包括填料材料，例如Si02、Al203、Si3N4、BrN、SiC、AlN、金刚石或其它合适的材料。电介质材料可以被施加为液体、粒状体(granular)或者包含细填料或玻璃纤维或其组合的薄片。在一实例中，电介质材料104是导热绝缘材料。半导体芯片102是功率半导体芯片，例如晶体管或二极管、逻辑半导体芯片、通信半导体芯片或其它合适的半导体芯片。
[0037]图1B示出了半导体器件110的另一实施例的横截面图。半导体器件110包括半导体芯片112、电介质材料层114、金属接触116以及再分布层(RDL) 118。RDL 118通过金属接触116电耦合至半导体芯片112。在形成RDL 118之前，在制造半导体器件110期间使用电介质材料层114以将由其制造半导体芯片112的半导体晶片接合到晶片载体以进行处理。
[0038]—旦完成了半导体晶片的处理，移除该晶片载体并且将半导体晶片切割以提供具有金属接触116的半导体芯片112。电介质材料层114保留在半导体芯片112和金属接触116上以提供半导体器件110的至少一部分。电介质材料层114保护半导体芯片112的表面。将电介质材料层114结构化以提供通向金属接触116的开口。RDL 118形成在开口中和电介质材料层114的上表面上以提供半导体器件110。RDL 118和金属接触116由Cu、Al、Au、Ag、W和/或其它合适的金属组成。
[0039]电介质材料层114由以下组成:聚合物、环氧树脂(例如模塑料)、硅树脂、聚