晶体管t形栅的制造方法
【技术领域】
[0001] 本发明涉及用于微波、毫米波集成电路的高电子迀移率晶体管T形栅的制造方 法。
【背景技术】
[0002] 用于微波、毫米波频段的单片微波集成电路（MonolithicMicrowaveIntegrated Circuit，此后通称MMICs)，需要在高频率下能充分增益的晶体管器件。目前可使用两种不 同的晶体管器件结构来制作MMICs，一种是高电子迀移率晶体管（HighElectronMobility Transistor)，简称HEMT，另一种是异质结双极晶体管（HeteroJunctionBipolar Transistor)，简称HBT。上述两种晶体管使用化合物半导体材料，如砷化镓铟（InGaAs)、氮 化镓铟（InGaN)、氮化镓（GaN)及相关材料制作而成。另外，制作基于HEMT或HBT的MMICs 时，需使用特殊设计的外延层的晶圆或基板。本发明主要涉及到基于HEMT的MMICs，因此以 下的详细说明着重在HEMT的制成和结构。
[0003] 在MMICs中的HEMT，其最高工作频率fmax是增益减小到1的频率。最高工作频率 由栅极长度以及InGaAs、InGaN或GaN沟道中的电子迀移率来决定，在常用的InGaAs、InGaN 或GaN外延结构中制造X波段或Ka波段的丽ICs时，所需的HEMT栅极长度Ls (见图la)为 150纳米，图la~图le给出了在半导体基板（105)上有不同的栅结构（110a~110e)的 横截面示意图。为简化说明，上述图中（图la~图le)未给出漏极、源极、沟道层及钝化层。 为使晶体管能工作在更高的频率下，栅极长度Ls需要为100纳米或更小，例如图la中的简 易栅结构UM，其横截面积为简易栅的高度），在垂直于截面方向的栅串联电 阻Rs-般过大，导致RSXC时间常数太大（C是栅极110S'与半导体基板105间的电容)，因 此，使得该晶体管的最高工作频率受到RSXC时间常数的限制，而不是受到载流子通过 栅极下沟道的渡越时间的限制，最终导致晶体管无法工作到更高的频率。为了达到足够高 的工作频率，需要足够小的串联电阻Rs和栅长度Ls，因此制造用于丽1C的高频HEMT具有 相当的难度。
[0004]目前有几种改良的栅结构被采用，如图lb所示的T形栅110b，和图lc所示的「 形栅11迎，或称L栅结构，还有一种是Y形栅结构，与T形栅结构类似。这三种栅结构有一 个共同点：它们的栅极根部长度Ls非常小，为250纳米、150纳米或更小，以便于高频率工 作。为简化说明，本发明的下述描述中，上述的T形栅、Y形栅或「形栅将通称为T形栅。这 些栅结构可以分为两部分，栅极根部（图lb~图le中的110S)，类似于图la中的简易栅极 110S'，和栅极头部110H。栅极根部有一个栅极根部长度1^和一个栅极根部的高度113，栅 极头部110H有一个栅极头部长度Lh和栅极头部高度Hh，使得栅极头部的截面积LhXHh远 大于栅极根部的截面T形栅的总截面积等于LhXHh+LsXHs并远大于简易图la中 简易栅的截面积1^乂扎。由于栅极头部的存在，使得电容C增加，此电容增加的比例要小于 栅极串联电阻减小的比例，从而使得T形栅结构的电阻电容乘积RsXC要比图la中的简易 栅结构的RSXC乘积小，因此可以达到更高的最大工作频率。栅极根部110S与半导体基板 105直接接触，基板中有一沟道层和势皇层以达到更小的渡越时间和更小的结电容C;具有 较大横截面的栅极头部110H，可以降低栅串联电阻Rs。如前所述，T形栅或T形栅结构在本 发明中被通称为T形栅。用于低频率开关或放大电路中的HEMT，其栅极根部的长度可能大 于250纳米。
[0005] 在显微光刻系统中，决定光刻最小特征尺寸的参数是分辨率R，R又是由光刻波的 波长A和数值孔径NA决定，即R=ki[X/NA]。这里&是跟制程有关的参数，此参数越小越 好，但是减小h需要严格地控制制程条件，这将导致在实际生产中比较难获得较高的良率。 因此在生产制造中&的数值一般取0. 3到0. 45。显微光刻系统用的光源包括365纳米的 i-lineUV光源，248纳米的KrFDUV激光和193纳米的ArFDUV激光。光刻制程可分做三 类：波长以上的范围，R>A;近波长范围A;以及波长以下的范围R〈A。虽然在硅微 电路制造中，波长以下范围的微光刻技术已有很先进的发展，但在化合物半导体，用于MMIC 的制造中，没有相对先进的发展。这是因为在MMICs中的HEMT需要使用T形栅结构才能达 到更高的最大工作频率。制造T形栅时，需要形成光阻模具，为了达到足够的电特性和高的 良率，光阻模具需要满足严格的结构及参数要求。目前，生产含有HEMT的MMICs使用电子 束显微光刻制成，形成光阻模具。然而使用电子束来生产微电路，它的产量低，比使用光刻 机和光的扫描机要昂贵。
[0006] 使用光学显微光刻来制造HEMT的T形栅时，需要使用两层光阻层或三层光阻层。 在传统的光刻制程中，从栅极根部110S到栅极头部110H的转角处有突然变化的尖锐边角， 如图lb和图lc的AB所示。为了增加机械强度，我们希望从栅极根部到栅极头部最好有一 个渐进变化的圆弧边角，如图Id和图le所示的具有从栅极根部到栅极头部圆弧边角的T 形栅结构。图Id和图le的SM指出了圆弧边角部分，该结构增强了该T形栅的机械强度。 具有这种圆弧边角的T形栅可采用对第一光阻层进行热变形的方法来制造。然而，第一光 阻层的热变形无法得到足够小的栅长度，并且无法达到较高的MMIC良率。
[0007] 此外，制造高频丽1C时，必须要有栅极长度为250纳米或更小的HEMTs。如果这 种MMIC的生产可以使用分辨率更大的光刻设备来进行，就更为有利。这样，我们就可以使 用较不昂贵的显微光刻装备和光阻显影液来达成。使用一个i-line光源的光刻机，最小特 征尺寸(光刻分辨率）约为400纳米。如果使用此i-line光刻机的最小特征尺寸可以用其 他制程步骤来减小到250或150纳米，这些制程步骤在生产上则具有很有高的价值和意义。 因为利用这些制程步骤，高频率MMICs的生产就可以不需要昂贵的电子束直写机或更昂贵 的超短波长的深紫外光（DUV)设备。
【发明内容】
[0008] 本发明的目的之一是提出一种通过"两次散焦"来制造高电子迀移率晶体管T形 栅的改进制程技术。实现该目的的技术方案如下所述： 一种制造晶体管T形栅的方法，其特征是包含了如下步骤： 1) 在半导体基板上涂布具有第一光阻层厚度和第一光阻层类型的第一光阻层； 2) 对第一光阻层进行第一软烘烤； 3) 将所述第一光阻层通过具有第一光罩图案的第一光罩在第一光源下进行第一曝光， 并以第一散焦差值使投影在第一光阻层上的第一光罩图像散焦； 4) 对第一曝光后的第一光阻层进行烘烤、显影、清洗，以在所述第一光阻层上形成具有 第一根部腔体长度和圆弧边角的第一根部腔体； 5) 对显影过的第一光阻层进行第一硬烘烤； 6) 在第一光阻层上涂布具有第二光阻层厚度和第二光阻层类型的第二光阻层； 7) 对第二光阻层进行第二软烘烤； 8) 将所述第二光阻层通过具有第二光罩图案的第二光罩在第二光源下进行第二曝光， 并以第二散焦差值使投影在第二光阻层上的第二光罩图像散焦； 9) 对第二曝光后的第二光阻层进行烘烤、显影、清洗，以在所述第二光阻层上形成具有 第二头部腔体长度的第二头部腔体； 10) 对显影过第二光阻层进行第二硬烘烤； 11) 使用真空蒸镀法沉积栅极金属层； 12) 从所述第二光阻层剥离栅极金属层，并去除所述第一光阻层和第二光阻层，最后对 半导体基板进行清洗和烘烤。
[0009] 该方法还包括了在显影后硬化所述第一光阻层表面和第二光阻层表面的步骤。
[0010] 方法中所述的第一光阻层类型与第二光阻层类型相反。
[0011] 方法中所述的在第一光阻层上的散焦是负散焦。
[0012] 该方法还包括了在所述半导体基板涂布所述第一光阻层之前，涂布增粘层的步 骤。
[0013] 该方法还包括了在所述半导体基板涂布所述第一光阻层之前，涂布底部抗反射层 的步骤。
[0014] 该方法还包括了在所述第一光阻层中形成第一根部腔体之后的一个缩小所述第 一根部腔体长度的化学微缩步骤。
[0015] 该方法还包括了在形成第一根部腔体后的一个缩小所述第一根部腔体长度的热 变形步骤。
[0016] 该方法还包括了沉积具有钝化层厚度的钝化层的步骤，以钝化所述晶体管器件。
[0017] 本发明的目的之二是提出一种通过"两次散焦"和能缩小栅极长度的化学微缩步 骤来制造高电子迀移率晶体管T形栅的方法。实现本发明目的之二的技术方案是： 一种制造晶体管T形栅的方法，其特征是包含了如下步骤： 1) 在半导体基板上涂布具有第一光阻层厚度和第一光阻层类型的第一光阻层； 2) 对第一光阻层进行第一软烘烤； 3) 将所述第一光阻层通过具有第一光罩图案的第一光罩在第一光源下进行第一曝光， 并以第一散焦差值使在第一光阻层上的第一光罩投影图像散焦； 4) 对第一曝光后的第一光阻层进行烘烤、显影、清洗，以在所述第一光阻层上形成具有 第一根部腔体长度和圆弧边角的第一根部腔体； 5) 涂布一层微缩层； 6) 对微缩层进行扩散烘烤，以使酸分子在所述第一光阻层中扩散进入所述微缩层的一 部分，以形成具有扩散微缩层厚度的扩散微缩层； 7) 进行微缩层显影和清洗，以去除未扩散的微缩层材料；留在所述第一光阻层的扩散 微缩层形成了具有第二根部腔体长度的第二根部腔体，该第二根部腔体长度小于所述第一 根部腔体长度； 8) 进行清洗和烘烤后，对所述第一光阻层上的扩散微缩层进行离子硬化处理； 9) 在第一光阻层上涂布具有第二光阻层厚度和第二光阻层类型的第二光阻层； 10) 对第二光阻层进行第二软烘烤； 11) 将所述第二光阻层通过具有第二光罩图案的第二光罩在第二光源下进行第二曝 光，并以第二散焦差值使投影在第二光阻层上的第二光罩图像散焦； 12) 对第二光阻层进行第二曝光后的烘烤、显影、清洗，以在所述第二光阻层上形成具 有头部腔体长度的头部腔体； 13) 对显影过的第二光阻层进行第二硬烘烤； 14) 使用真空蒸镀法沉积栅极金属层； 15) 从所述第二光阻层剥离栅极金属层，并去除所述第一光阻层和第二光阻层，最后对 半导体基板进行清洗和烘烤。
[0018] 该方法还包括了在显影清洗后硬化所述第一光阻层和第二光阻层的步骤。
[0019] 方法中所述的第一光阻层类型与第二光阻层类型相反。
[0020] 方法中所述在第一光阻层上的散焦是负散焦。
[0021] 该方法还包括了在所述半导体基板上涂布所述第一光阻层之前，涂布增粘层的步 骤。
[0022] 该方法还包括了在所述半导体基板上涂布所述第一光阻层之前，涂布底部抗反射 层的步骤。
[0023] 该方法还包括了在形成第二根部腔体后的一个缩小所述第二根部腔体长度的热 变形步骤。
[0024] 该方法还包括了沉积具有钝化层厚度的钝化层，以钝化所述晶体管器件。
[0025] 本发明的目的之三是提出一种通过"两次散焦"和进一步缩小