自对准双重图形化方法及鳍式场效应晶体管的制作方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种自对准双重图形化方法及鳍式场效应晶体管的制作方法。
【背景技术】
[0002]在半导体制造领域，光刻胶材料用于将掩膜图形转印到一层或多层的材料层中，例如将掩膜图形转印到金属层、介质层或半导体衬底上。但随着半导体工艺的特征尺寸的不断缩小，利用光刻工艺在材料层中形成小特征尺寸的掩膜图形变得越来越困难。
[0003]为了提高半导体器件的集成度，业界已提出了多种双重图形工艺，其中，自对准双重图形(Self-Aligned Double Patterning, SADP)工艺即为其中的一种，具体参考图1至图5所示。
[0004]参考图1所示，提供半导体衬底10，在半导体衬底10上依次形成待刻蚀材料层20、牺牲层30和光刻胶图案40 ；
[0005]参考图2所示，以光刻胶图案40为掩模，对图1中的所述牺牲层30进行刻蚀处理，从而得到牺牲层图案31 ；
[0006]参考图3所示，去除图2中的光刻胶图案40，并在待刻蚀层20上形成覆盖所述牺牲层图案31的硬掩膜层50;
[0007]参考图4所示，采用侧墙工艺对所述硬掩膜层50进行刻蚀，从而在图3中牺牲层图案31的侧壁形成侧墙51，并去除所述牺牲层图案31 ；
[0008]参考图5所示，以图4中的侧墙51为刻蚀掩模，对待刻蚀材料层20进行刻蚀处理，侧墙51在刻蚀过程中会有部分损耗，从而得到待刻蚀图案21和剩余的侧墙52。
[0009]但是利用上述工艺形成侧墙51后，所述侧墙51横截面为锥形(tape)且其形貌不对称(asymmetric)，从而在以侧墙51为掩模刻蚀待刻蚀材料层20时，会影响最终形成的待刻蚀图案21的形貌，最终损害后续形成的半导体器件的电学性能。
[0010]因此，如何形成横截面为矩形且形貌对称的掩模就成为本领域技术人员亟待解决的问题之一。
【发明内容】
[0011]本发明解决的问题是提供一种自对准双重图形化方法及鳍式场效应晶体管的制作方法，可以形成横截面为矩形(rectangular)且形貌对称(symmetric)的掩模,最终提高半导体器件的性能。
[0012]为解决上述问题，本发明提供一种自对准双重图形化方法，包括:
[0013]提供半导体衬底；
[0014]在所述半导体衬底上依次形成待刻蚀材料层、第一牺牲层和光刻胶图案；
[0015]以所述光刻胶图案为掩模，刻蚀所述第一牺牲层以形成第一牺牲层图案；
[0016]去除所述光刻胶图案，在所述待刻蚀材料层上形成覆盖所述第一牺牲层图案的掩膜材料层；
[0017]在所述掩膜材料层上形成第二牺牲层；
[0018]去除位于所述第一牺牲层图案上的所述第二牺牲层和所述掩膜材料层；
[0019]去除剩余的所述第二牺牲层；
[0020]刻蚀剩余的所述掩膜材料层直至暴露出所述待刻蚀材料层；
[0021]去除所述第一牺牲层图案；
[0022]以剩余的所述掩膜材料层为掩模刻蚀所述待刻蚀材料层。
[0023]为解决上述问题，本发明还提供了一种鳍式场效应晶体管的制作方法，所述鳍式场效应晶体管包括鳍部，采用上述自对准双重图形化方法形成所述鳍部。
[0024]与现有技术相比，本发明的技术方案具有以下优点:
[0025]本发明的技术方案省略了现有SADP工艺中的侧墙工艺，而是在待刻蚀材料层上形成覆盖第一牺牲层图案的掩膜材料层之后，在掩膜材料层上形成第二牺牲层，并通过去除部分第二牺牲层和部分掩膜材料层暴露出第一牺牲层图案，进而去除剩余的第二牺牲层后，再通过去除部分厚度的掩膜材料层就可以暴露出待刻蚀材料层，此时剩余的掩膜材料层的形貌为矩形且对称，从而在以剩余的掩膜材料层为掩模对待刻蚀材料层进行刻蚀时，同样可以得到形貌良好的待刻蚀层图案，最终提高了半导体器件的电学性能。
【附图说明】
[0026]图1至图5是现有技术中自对准双重图形化方法的各步骤对应的结构示意图；
[0027]图6是本发明实施例提供的自对准双重图形化方法的流程示意图；
[0028]图7至图14是本发明实施例提供的自对准双重图形化方法的各步骤对应的结构示意图。
【具体实施方式】
[0029]正如【背景技术】部分所述，利用现有技术的SADP技术对待刻蚀材料层进行刻蚀后，采用侧墙工艺得到的刻蚀掩模(即侧墙)的形貌为锥体且不对称。具体地，靠近牺牲层图案一侧的侧墙侧壁与半导体衬底表面是垂直的，在远离牺牲层图案一侧的侧墙的侧壁形状是弧形的，使得侧墙两侧侧壁的剖面形状不同。从而以这样的侧墙为掩模刻蚀待刻蚀材料层时，侧墙两侧对应的待刻蚀材料层的侧壁的形貌不同，会影响后续形成的半导体器件的电学性能。
[0030]针对上述问题，本发明提供了一种自对准双重图形化方法及鳍式场效应晶体管的制作方法，其通过增加第二牺牲层来替代现有SADP技术中的侧墙工艺，从而可以获得形貌为矩形且对称的刻蚀掩模，最终可以得到形貌良好的待刻蚀层图案，提高了半导体器件的电学性能。
[0031]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0032]参考图6所示，本发明实施例提供了一种自对准双重图形化方法，可以包括以下步骤:
[0033]步骤SI，提供半导体衬底，在半导体衬底上依次形成待刻蚀材料层、第一牺牲层和光刻胶图案；
[0034]步骤S2，以所述光刻胶图案为掩模，刻蚀所述第一牺牲层以形成第一牺牲层图案；
[0035]步骤S3，去除所述光刻胶图案，在所述待刻蚀材料层上形成覆盖所述第一牺牲层图案的掩膜材料层；
[0036]步骤S4，在所述掩膜材料层上形成第二牺牲层；
[0037]步骤S5，去除位于所述第一牺牲层图案上的第二牺牲层和掩膜材料层；
[0038]步骤S6，去除剩余的所述第二牺牲层和部分厚度的所述第一牺牲层图案；
[0039]步骤S7，刻蚀剩余的所述掩膜材料层直至暴露出所述待刻蚀材料层；
[0040]步骤S8，去除剩余的所述第一牺牲层图案；
[0041]步骤S9，以剩余的所述掩膜材料层为掩模刻蚀所述待刻蚀材料层。
[0042]本实施例省略了现有SADP工艺中的侧墙工艺，而是在待刻蚀材料层上形成覆盖第一牺牲层图案的掩膜材料层之后，在掩膜材料层上增加形成第二牺牲层，并通过去除部分第二牺牲层和部分掩膜材料层暴露出第一牺牲层图案，进而去除剩余的第二牺牲层以及部分厚度的第一牺牲层图案后，所述待刻蚀材料层上表面就会被剩余的第一牺牲层图案以及包括两种不同厚度的第二牺牲层所覆盖，因此通过去除部分厚度的掩膜材料层就可以暴露出待刻蚀材料层的部分上表面，此时剩余的掩膜材料层的形貌为矩形且对称，从而在以剩余的掩膜材料层为掩模对待刻蚀材料层进行刻蚀时，同样可以得到形貌良好的待刻蚀层图案，最终提高了半导体器件的电学性能。
[0043]首先参考图7所示，提供半导体衬底100，并在半导体衬底100上依次形成待刻蚀材料层200、第一牺牲层300和光刻胶图案400。
[0044]所述半导体衬底100可以是单晶、多晶或非晶结构的硅或硅锗，也可以是绝缘体上硅(SOI)，还可以包括其它的材料(例如砷化镓等三五族化合物)。
[0045]所述待刻蚀材料层200可以为单层材料层或多层堆叠的材料层，具体可以包括介质材料、金属材料或硬掩膜材料等，本发明对此不作限制。
[0046]所述第一牺牲层300的材料可以为底部抗反射材料、多晶硅、氧化硅、无定形碳、SiCO 或 SiCOH 等。
[0047]本实施例中所述第一牺牲层300的材料为底部抗反射材料，其厚度范围可以为500埃?1500埃。
[0048]所述光刻胶图案400的宽度决定后续形成的相邻待刻蚀图案之间的距离。
[0049]接着参考图8所示，以所述光刻胶图案400为掩模，刻蚀图7中的第一牺牲层300，以得到第一牺牲层图案310。
[0050]接着参考图9所示，去除图8中的光刻胶图案400，并在待刻蚀材料层200上形成覆盖第一牺牲层图案310的掩膜材料层500。
[0051]所述光刻胶图案400可以采用灰化方法去除。
[0052]所述掩膜材料层500的材料可以为氧化硅、氮化硅和氮氧化硅中的一种或多种，
其厚度范围可以为200埃?500埃。
[0053]本实施例中掩膜材料层500的材料为氧化硅，其可以采用原子层沉积方法(ALD)形成。
[0054]接着参考图10所示，在所述掩膜材料层500的上表面形成第二牺牲层600。
[0055]所述第二牺牲层600可以选择分子小且填充能力好的材料，具体可以为DUCKDeepUltra V1let Light Absorbing Oxide,深紫外线吸收氧化)材料、光刻胶或底部抗反射(BARC)材料，其均可以通过旋涂工艺形成，从而其上表面齐平。
[0056]所述DUO由Honeywell公司生产,是一种无机抗光反射材料。
[0057]所述第二牺