封装结构及其制造方法
【技术领域】
[0001]本发明是有关于一种封装结构的制造方法，特别是有关一种具有导电结构的封装结构的制造方法。
【背景技术】
[0002]图1为现有封装结构I’的剖面示意图。请参阅图1，封装结构I’包括模封结构10”、导电结构20”以及导电层30’。模封结构10”包含载体11’、设于载体11’上的模封层12”以及电子元件13’。载体11’表面设有接垫112’，而模封层12”具有凹刻图案122’以暴露出接垫112’。导电结构20”位于模封层12”的凹刻图案122’中，而模封层12”的表面设有导电层30’并覆盖模封层12”，其中导电层30’通过导电结构20”电连接于接垫112’。
[0003]一般而言，在封装结构I’的制造过程中，导电结构20”的制造方法通常是在载体11’上形成模封层12”之后，再通过例如激光或机械钻孔方式，形成凹刻图案122’于模封层12”中。之后,通过多种涂布技术,例如化学气相沉积、化学镀覆(Chemical Plating)、通孔电镀(PTH)、印刷、喷涂(Spraying)、派镀(Sputtering)或真空沉积方法,于凹刻图案122’中填充导电材料并固化形成导电结构20”。再来，形成导电层30’于模封层12”上，而导电结构20”可做为导电层30’与载体11’之间的电连接通道。
[0004]关于上述导电结构的制造方法，例如美国专利申请案US7，185,426B1公开了以电镀、化学镀、导电膏(Conductive Paste)或者焊锡合金(Solder Alloy)方式,填充导电材料于通孔中的技术。另外，美国专利申请案US6，542，352B1公开了一种陶瓷电容器的制造方法，其特征为通过印刷或溅镀方法于陶瓷薄带两面进行金属化同时，并于陶瓷薄带的通孔中形成金属层。
[0005]然而，上述导电结构的制造方法，应用于形成具高深宽比(Aspect Rat1)的导电结构时，导电结构内部容易形成缺陷，因此不易达到较高的可靠性及均匀导电度，进而影响封装结构的品质。对于应用在小尺寸或者高密度的封装结构而言，仍具改善的空间。
【发明内容】
[0006]本发明提供一种封装结构的制造方法，其利用均压方法压制导电粉末以形成封装结构中的导电结构。
[0007]本发明提供一种封装结构，其具有利用上述方法而形成的导电结构。
[0008]本发明提供一种封装结构的制造方法，所述方法包括下列步骤。首先，形成至少一模封结构，模封结构包括载体、电子元件以及模封层。模封层覆盖载体与电子元件，而模封层具有凹刻图案。之后，填充导电粉末于凹刻图案中。再来，利用夹具包覆模封结构，接着施加压力至夹具，以紧压导电粉末并形成导电结构于凹刻图案中。再来，在移除夹具后，接着形成导电层于模封层外表面，导电结构电连接导电层。
[0009]根据本发明一种实施方式，其中该载体为一基板，该基板具有至少一接垫，而该导电结构电连接该导电层与该接垫。
[0010]根据本发明另一种实施方式，其中更包括形成多个该模封结构，该些模封结构相互堆叠并通过多个导电凸块电性连结。
[0011]根据本发明另一种实施方式，其中该夹具包括一密封袋，且其中施加该压力的方法包括将该密封袋与该模封结构置于一流体中，而该流体压迫该密封袋。
[0012]本发明提供一种封装结构，此封装结构包括模封结构、导电结构以及导电层。模封结构包括载体、电子元件以及模封层。模封层覆盖载体与电子元件，而模封层具有凹刻图案。导电结构设置于凹刻图案中，而导电层设置于模封层外表面。导电结构电连接导电层，而导电结构的电阻率小于5 X 10 6 Ω.cm。
[0013]根据本发明的一种实施方式，其中该载体为一基板，该基板具有至少一接垫，而该导电结构电连接该导电层与该接垫。
[0014]根据本发明的另一种实施方式，其中该电子元件包括至少一连接端，而该导电结构电连接该导电层与该连接端。
[0015]根据本发明的另一种实施方式，其中该模封结构数量为多个，该些模封结构相互堆叠并通过多个导电凸块电性连结。
[0016]根据本发明的另一种实施方式，其中该导电粉末的平均粒径尺寸相较于该凹刻图案的直径的比例为小于1/3。
[0017]根据本发明的另一种实施方式，其中该导电粉末为银、铜、金、铝其中之一，或是银、铜、金、铝中至少两种以上的混合物，或是金属粉末的表面裹覆银、铜、金、铝其中至少一种金属。
[0018]综上所述，本发明提供一种封装结构以及其制造方法，封装结构是利用均压方法形成模封层中的导电结构。此导电结构具有较佳的深宽比以及较均匀的导电度的特性。
[0019]为让本发明的上述目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。但是此等说明与所附附图仅用来说明本发明，而非对本发明的权利范围作任何的限制。
【附图说明】
[0020]图1为现有封装结构的剖面示意图。
[0021]图2A?2E为本发明一实施例的封装结构的制造方法剖面示意图。
[0022]【符号说明】
[0023]1、I’封装结构
[0024]10、10’、10” 模封结构
[0025]11、11’ 载体
[0026]111上表面
[0027]112、112’ 接垫
[0028]13、13’电子元件
[0029]132连接端
[0030]12、12，、12” 模封层
[0031]122、122’ 凹刻图案
[0032]20导电粉末
[0033]20’、20” 导电结构
[0034]30、30，导电层
[0035]31 上部
[0036]32 侧部
[0037]40 遮罩
[0038]41 刮刀
[0039]42 开口
[0040]60 夹具
[0041]70传压介质
[0042]Rl 直径
[0043]R2平均直径
[0044]Pl 压力
[0045]Hl导电结构高度
【具体实施方式】
[0046]图2A-2E为本发明一实施例的封装结构I的制造方法剖面示意图。首先介绍封装结构I的结构，请先参照图2E，图2E为本发明一实施例的封装结构I的剖面示意图。封装结构I包括模封结构10’、导电结构20’以及导电层30。模封结构10’包括载体11、模封层12’以及电子元件13。载体11具有接垫112，电子元件13具有连接端132。电子元件13配置于载体11上，且电子元件13电连接载体11。模封层12’设置于载体11上并覆盖电子元件13与接垫112，而模封层12’具有凹刻图案122。导电结构20’位于模封层12’的凹刻图案122中。导电层30设置于模封层12’上，而导电结构20’电连接导电层30与接垫112以及连接端132。
[0047]以下将依照图2A-2E顺序，分别说明本发明一实施例的封装结构I的制造方法。参阅图2A所示，首先提供载体11。载体11具有上表面111以及裸露于上表面111的接垫112。再来，将电子元件13设置于载体11的上表面111上，并电连接载体11，其中电子元件13可通过与接垫112接触而电性连结于载体11。而电子元件13上表面具有至少一连接端132，连接端132例如是设置于晶片有源面的多个电极垫。在本实施例中，可以通过例如表面安装技术(Surface M