一种金属层图形化方法

文档序号:9218499
一种金属层图形化方法
【技术领域】
[0001]本发明涉及集成电路制造和微电子机械系统加工领域,特别是涉及一种晶圆表面金属层图形化的方法。
【背景技术】
[0002]金属剥离工艺是为电子机械系统和集成电路加工工艺中重要的工艺步骤。例如在晶圆表面形成金的图形化金属层,一般的常规工艺是用光刻胶做掩模,用化学剂腐蚀;基本的工艺流程为:(1)如图1a所示,在一器件晶圆10的表面形成图形化光掩模11 ; (2)然后如图1b所示,在所述器件晶圆10及其表面的图形化光掩模11上同步沉积金属层12,;(3)如图1c所示,采用常规的光刻胶的剥离技术,将所述光掩模图形11与所述器件晶圆10剥离,同时也带走了沉积在所述光掩模图形上表面的金属,留下了图形化金属层13。
[0003]在现有技术中,使用剥离法在衬底上形成金属图案在II1-V族化合物半导体器件制作工艺中应用在此工艺制程中的典型金属一般都是贵重金属如金(Au)、钼(Pt)、钛(Ti)、镍(Ni)、铬(Cr)、钽(Ta)及其复合物,难以用普通包括湿法或干法的蚀刻方法进行蚀亥IJ ;由于金属的表面具有很强的反射,在其表面进行光刻形成精细图案存在诸多困难;由于蚀刻这些金属需要用到很强的化学品,对其底下的衬底如砷化镓、磷化铟和硅等具有侵袭的作用,从而会劣化其制成的微电子器件的性能;同时蚀刻工艺还存在蚀刻选择比的问题。
[0004]现有技术的工艺过程中,光刻胶的厚度通常大于5微米,而且在金属的沉积过程中,要保持温度小于110°c的低温环境。而光刻胶通常较为昂贵,保持低温也及其耗电,因此极大地增加了制程的成本。因此有必要提出一种金属层图形化的方法来解决上述诸多问题。

【发明内容】

[0005]鉴于以上所述现有技术的缺点,本发明的目的在于提供一种金属层图形化方法,用于解决现有技术中由于形成图形化金属层的腐蚀液对衬底有腐蚀、所述光刻胶厚度限制的问题以及刻蚀过程中保持低温从而导致成本上升的问题。
[0006]为实现上述目的及其他相关目的,本发明提供一种金属层图形化方法,该方法包括以下步骤:(I)提供一上表面设有图形化硬掩膜层的投影晶圆,刻蚀所述图形化硬掩膜层与投影晶圆,直到形成穿过所述投影晶圆上下表面的通孔为止,并且使得所述投影晶圆表面未形成通孔的区域不被刻蚀;
[0007](2)提供一器件晶圆,将含有所述通孔的投影晶圆的下表面键合于所述器件晶圆的上表面,形成一键合结构;
[0008](3)在所述键合结构的上表面沉积一金属层;
[0009](4)将所述投影晶圆与所述器件晶圆剥离,形成上表面具有图形化金属层的器件晶圆。
[0010]作为本发明的金属层图形化方法的一种优选方案,所述步骤(I)中所述图形化硬掩膜层与所述投影晶圆的刻蚀速率比为100:1至120:1。
[0011]作为本发明的金属层图形化方法的一种优选方案,所述步骤(I)中刻蚀所述投影晶圆的方法为干法刻蚀。
[0012]作为本发明的金属层图形化方法的一种优选方案,所述干法刻蚀的方式为深反应离子刻蚀。
[0013]作为本发明的金属层图形化方法的一种优选方案,所述步骤(I)中图形化硬掩膜层的形成步骤为:
[0014]a、提供一上表面沉积有硬掩膜层的投影晶圆;
[0015]b、在所述硬掩膜层表面旋涂光阻层并依次经曝光、显影之后形成图形化光掩膜;
[0016]C、刻蚀所述图形化光掩膜与所述硬掩膜层,直到暴露出部分所述投影晶圆上表面为止,并形成所述图形化硬掩膜层。
[0017]作为本发明的金属层图形化方法的一种优选方案,所述步骤a中的硬掩膜层的材料包括氮化硅或氮氧化硅。
[0018]作为本发明的金属层图形化方法的一种优选方案,所述步骤a中沉积硬掩膜层的方法包括低压化学气相沉积、常压化学气相沉积或等离子体增强型淀积。
[0019]作为本发明的金属层图形化方法的一种优选方案,所述步骤c中所述图形化光掩模与所述硬掩膜层的刻蚀速率比为:1:1至2:1。
[0020]作为本发明的金属层图形化方法的一种优选方案,所述步骤c中刻蚀所述硬掩膜层的方法为干法刻蚀。
[0021]作为本发明的金属层图形化方法的一种优选方案,所述步骤(3)中沉积所述金属层的方法包括溅射或电化学反应。
[0022]作为本发明的金属层图形化方法的一种优选方案,所述步骤(4)中的剥离方法包括机械剥离或激光剥离。
[0023]如上所述,本发明的金属层图形化方法,具有以下有益效果:本发明的金属层图形化方法通过利用具有图形化的投影晶圆与器件晶圆键合的方式,使得在晶圆表面形成图形化金属层的过程中省略光刻胶的剥离过程,同时金属层图形化可以在高温下进行,步骤简单且极大的节约了生产成本。
【附图说明】
[0024]图1a至图1c显示为现有技术中的晶圆表面金属层的图形化方法流程示意图。
[0025]图2显示为本发明的金属层图形化方法的流程示意图。
[0026]图2a显示为本发明的具有硬掩膜层的投影晶圆的剖面示意图。
[0027]图2b显示为本发明的上表面依次沉积有硬掩膜层和光掩模层的投影晶圆的剖面示意图。
[0028]图2c显示为本发明的硬掩膜层上表面沉积有图形化光掩模的投影晶圆的剖面示意图。
[0029]图2d显示为本发明的投影晶圆上表面具有图形化硬掩膜层的剖面示意图。
[0030]图2e显示为本发明的穿过所述投影晶圆上下表面的通孔的剖面示意图。
[0031]图2f显示为本发明的具有通孔的投影晶圆与所述器件晶圆键合形成键合结构的剖面示意图。
[0032]图2g显示为本发明的键合结构表面沉积有金属层的剖面示意图。
[0033]图2h显示为本发明的器件晶圆与投影晶圆剥离后形成上表面具有图形化金属层的器件晶圆。
[0034]元件标号说明
[0035]10、26器件晶圆
[0036]11,23图形化光掩模
[0037]12,27金属层
[0038]13,28图形化金属层
[0039]20投影晶圆
[0040]21硬掩膜层
[0041]22光阻层
[0042]24图形化硬掩膜层
[0043]25通孔
[0044]SI ?S4步骤
【具体实施方式】
[0045]以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
[0046]请参阅图2以及2a至图2h。其中,图2显示为本发明的金属层图形化方法的流程示意图。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
[0047]如图2a所示,图2a显示为本发明的具有硬掩膜层的投影晶圆的剖面示意图。在所述投影晶圆20的上表面沉积一硬掩膜层21,所述硬掩膜层21的材料一般包括氮化硅或氮氧化硅。本实施例中,所述硬掩膜层21的材料为氮化硅。沉积所述氮化硅或氮氧化硅的方法一般包括低压化学气相沉积、常压化学气相沉积或等离子体增强型淀积等。作为本发明的一种优选方案,本实施例采用等离子体增强型淀积的方法将氮化硅沉积在所述投影晶圆的表面,所谓的等离子体增强化学气相沉积(PECVD)是基于通常叫做等离子体的电离气体的使用的过程。等离子体是电离很大比例的原子或分子的任何气体。等离子体是与普通气体截然不同的物质的状态,并且其具有独特的特性。术语“电离的”指的是一个或多个自由电子的存在,它们不被束缚至原子或分子。自由电荷使得等离子体导电,从而,其对电场、磁场和电磁场产生强烈的反应。通过加热和电离气体,从原子中剥去电子,由此使得正负电荷能够更自由地移动,可形成不同类型的等离子体。等离子体的特性允许一人执行处理,以将薄膜从气态到固态而沉积在某基板上。通常在两个电极之间的射频、交流电频率或直流电放电下,执行等离子体沉积。等离子体通常比任何与其接触的物体更带正电,否则,大通量的电子将从等离子体流至物体。所有暴露于等离子体的表面均接收到高能离子轰击。本实施例中,沉积所述硬掩膜层的厚度为I微米至2微米。
[0048]如图2b和2c所不,图2b显不为本发明的上表面依次沉积有硬掩膜层21和光阻层22的投影晶圆的剖面示意图。图2c显示为本实施例的所述硬掩膜层21上表面沉积有图形化光掩模23的投影晶圆的剖面示意图。在所述硬掩膜层21表面旋涂光阻层22并依次经曝光、显影之后形成图形化光掩膜2
再多了解一些
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1