基于dip多基岛的引线框架及用其制造封装件的方法
【技术领域】
[0001]本发明属于半导体制造技术领域，涉及一种引线框架，特别涉及一种基于DIP多基岛的引线框架；本发明还涉及一种用该引线框架制造封装件的方法。
【背景技术】
[0002]长期以来，DIP系列产品封装制造大多为单载体或双载体的两排引线框架模式，但是受引线框架压延铜箔制造技术、冲压模具及冲压技术的影响，封装方面受塑封模具、电镀选镀技术、切筋成形模具技术、上芯/压焊设备的识别精度和工作窗口范围等条件的制约，传统单/双基岛两排框架模式不仅生产效率低，对工厂产能、人力等造成较大浪费。而且产品外形尺寸一致性差，封装成品率低，导致生产成本高、效率低。
[0003]经过多年的摸索发展，根据低成本、高封装数量封装需求的市场变化。相对于封装成本较高的BGA、MCM等产品，组合功能的多芯片集成封装已经成为封装的一大趋势，由此产生了 DIP平面多载体、多芯片封装，且发展趋势极为迅速。
[0004]目前集成电路封装，在承载芯片的基岛设计上，大多采用单个或两个基岛的设计，该设计实现封装的芯片数量较少(I个或2个)，且对封装厂来说产品成本较高(I个芯片或2个芯片需求较长焊线、较多包封树脂)、同时实现功能单一(模拟或混合信号)。由于集成电路发展趋势的高集成度和小型化，对于低端DIP系列的封装产品，不增加成本的多芯片组合封装就成为组合功能的消费类电子封装需求。
【发明内容】
[0005]本发明的目的是提供一种基于DIP多基岛的引线框架，能够增加一个单元内包封芯片的数量。
[0006]本发明的另一个目的是提供一种用上述引线框架制造低成本、多芯片、多功能封装件的方法。
[0007]为实现上述目的，本发明所采用的技术方案是:一种基于DIP多基岛的引线框架，包括框架本体，框架本体上设有多列第一框架单元组和多列第二框架单元组，第一框架单元组和第二框架单元组间隔设置，所有第一框架单元组中第一框架单元的数量相同；所有第二框架单元组中第二框架单元的数量相同，第一框架单元上、沿引脚的排列方向设有第一基岛和第三基岛，第一基岛和第三基岛通过栅条与第一框架单元的四个内引脚相连接，第一框架单元上还设有第二基岛，第一基岛和第三基岛位于栅条与第二基岛之间，第一框架单元的另外四个内引脚与第二基岛相邻设置；第二框架单元上、沿引脚的排列方向对称设有第四基岛和第六基岛，第四基岛与第六基岛通过另一条栅条与第二框架单元的四个内引脚相连接，第二框架单元上设有第五基岛，第四基岛和第六基岛位于另一条栅条与第五基岛之间，第二框架单元的另外四个内引脚与第五基岛相邻设置；第五基岛和第二基岛均通过连接条与框架本体的边框相连接；一个框架单元中朝向相邻框架单元的内引脚与该相邻框架单元朝向该框架单元的内引脚交错设置。
[0008]本发明所采用的另一个技术方案是:一种用上述引线框架制造封装件的方法，具体按以下步骤进行:
步骤1:减薄晶圆，得到表面粗糙度Ra0.1Omm的芯片；减薄后多芯片平面封装件中所用芯片厚度380 μm，减薄后多芯片堆叠封装件中所用芯片厚度200 μπι ;
步骤2:采用DIP封装通用划片工艺对厚度为380 μπι的芯片进行划片；
采用DIP封装通用划片工艺对直接粘贴于载体上的厚度为200 μ m的芯片进行划片，划片时采用防裂片工艺；在对不直接粘贴于载体上的芯片进行划片时，先将加热后有粘性的胶片膜粘贴在该芯片的背面，然后采用DIP封装通用划片工艺进行划片，划片时采用防裂片工艺；
步骤3:上芯:
对于多芯片平面封装件:
先在一个第一框架单元的第一基岛上粘接第一 IC芯片，接着在与该第一框架单元相邻的第二框架单元的第四基岛上粘接第一 IC芯片，依次进行整条框架每个框架单元上第一IC芯片的粘接，整条框架第一 IC芯片粘取完毕后，进行第二条框架第一 IC芯片的粘接，直至整批框架上第一 IC芯片粘接完毕；在第二基岛上粘接第二 IC芯片，接着再在第五基岛上粘接第二 IC芯片；依次在整条框架的每个框架单元中粘贴第二 IC芯片，整条框架第二IC芯片粘接完毕后，进行第二条框架第二 IC芯片的粘接，直至整个框架上第二 IC芯片粘接完毕；在第三基岛粘接第三IC芯片，再在第二框架单元的第六基岛上粘贴第三IC芯片；依次在整条框架的每个框架单元上粘贴第三IC芯片，整条框架粘贴第三IC芯片后，进行第二条框架上第三IC芯片的粘贴，直至整个框架上第三IC芯片粘接完毕；上芯后进行烘烤；
对于多芯片堆叠封装件:
直接粘贴于基岛上的第一 IC芯片、第二 IC芯片和第三IC芯片的粘贴过程与多芯片平面封装件中第一 IC芯片、第二 IC芯片和第三IC芯片的粘贴过程相同；
加热第一 IC芯片，其上粘贴不直接粘贴于载体上的第四IC芯片，依次进行整条框架上每个框架单元上第四IC芯片的粘贴，整条框架第四IC芯片粘贴完成后，进行第二条框架上第四IC芯片的粘贴，直至整个框架上第四IC芯片粘贴完毕；然后加热第二 IC芯片，在其上粘贴第五IC芯片，依次进行整条框架上每个框架单元上第五IC芯片的粘贴，整条框架第五IC芯片粘贴完成后，进行第二条框架第五IC芯片的粘贴，直至整个框架上第五IC芯片粘贴完毕；接着，加热第三IC芯片，在其上粘贴第六IC芯片，依次进行整条框架上每个框架单元上第六IC芯片的粘贴，整条框架第六IC芯片粘贴完成后，进行第二条框架第六IC芯片的粘贴，直至整个框架上第六IC芯片粘贴完毕；
步骤4:压焊:
对于多芯片平面封装件:先在第一 IC芯片朝向第二 IC芯片的焊盘上打第一键合球，在第二 IC芯片朝向第一 IC芯片的焊盘上打第二键合球，接着，在第一键合球上堆叠焊接，焊丝拉平弧在第二键合球上；同理焊接第三IC芯片与第一 IC芯片之间的键合线，焊接第二IC芯片与第三IC芯片之间的键合线；最后从第一 IC芯片、第二 IC芯片和第三IC芯片向内引脚焊线，完成第一框架单元的焊线焊接，接着进行第二框架单元的焊线焊接，依次进行整条框架所有单元焊接，直至所有框架焊接完毕；
对于多芯片堆叠封装件: 先从第四IC芯片向第一 IC芯片采用高低弧焊线焊接，再从第五IC芯片向第二 IC芯片采用高低线弧焊线焊接，，接着从第四IC芯片向第五IC芯片使用平方线弧焊接线，最后从第一 IC芯片向内引脚采用普通焊线焊接弧线，从第二 IC芯片向内引脚采用普通焊线焊接弧线，从第一 IC芯片向第二 IC芯片采用平方线弧焊接，用相同的顺序和方法进行第一基岛上IC芯片和第三基岛上IC芯片之间的焊线连接，用相同的顺序和方法进行第二基岛上IC芯片和第三基岛上IC芯片之间的焊线连接，完成第一框架单元上的焊线焊接，接着进行第二框架单元上的焊线焊接，依次进行整条框架所有框架单元内IC芯片的焊接，直至所有框架焊接完毕；
步骤5:塑封、后固化、打印；
步骤6:送高速电镀线电镀，自动上料槽中上料，去胶体周边废胶料和电镀烘烤在一个系统内完成，镀液温度35?45°C，电镀电流95±5A /槽，镀层厚度7.0?20.32 ym ;
步骤7:切筋成型，自动进料，自动入管；
步骤8:检查，剔除不合格品；
步骤9:采用同DIP产品的测试方法对合格品进行测试，挑出不良品，良品为制得的封装件。
[0009]本发明引线框架结构新颖独特、简单合理，具有成本低、节能减排等优点，有助于增加产品功能的集成，提升产品的封装成品率、质量及可靠性。并且可延伸到更多排矩阵式封装，不局限于DIP封装形式。广泛用于LED灯管、电脑接口类型、供应电源模块、网络变压器、DIP开关、压力传感器、方便实现PCB板的穿孔焊接，应用范围包括标准逻辑1C、存储器LSI等领域。本发明制造方法能有效提高生产效率和产品质量，减少错误率提高加工生产的安全性。而且单个产品塑封料的消耗大大降低，如本发明方法制造的封装件DIP8L 5排，每只产品塑封料用量0.433g，而现有的封装件DIP8L 2排每只产品塑封料用量0.75g，采用本发明引线框架制造封装件在封装成本上节省约为42.26%，并且在使用本发明引线框架的前提下，选用国产品牌普通材料和环保材料的粘片胶，选用国产普通材料和环保材料的塑封料，键合线以铜线为主，金线为辅的低成本生产方案和工艺技术。采用本发明引线框架生产封装件时，一副模具的生产量是现有的DIP8L2排封装件生产量的2.25倍。
【附图说明】
[0010]图1是本发明多基岛引线框架的结构示意图。
[0011]图2是图1所示引线框架中相邻第一框架单元和第二框架单元的示意图。
[00