生成包括led线的相邻区域的工艺和通过该工艺获得的器件的制作方法
【技术领域】
[0001]本发明的技术领域为基于通过在衬底上局部生长而在晶圆尺度上生成的细小的线(通常可能小于I微米大小)的元件，所述衬底可能由硅、GaN、蓝宝石或其它材料组成。
[0002]更确切地说，本发明的技术领域可以涉及基于发光线的元件。所述线形成发光二极管，并在下文中称作LED(发光二极管)线。
【背景技术】
[0003]在近几年，已经制造出了基于包含p-n结并且平行地连接在一起的竖直InGaN/GaN线的可见光发光二极管(LED)。
[0004]凭借其潜在的本质特性(良好的结晶质量、在自由竖直表面的应力弛豫、对于经由波导管的光的良好的光提取效率等)，这些线被认为是用于解决当前利用(2D)平面结构制造的传统GaN LED所遇到的困难的非常有前景的候选手段。
[0005]Grenoble CEA已经开发了基于不同的生长技术的两种LED线方案。
[0006]第一方案包括通过分子束外延(MBE)来外延生长包含轴向配置的InGaN量子阱的GaN线。由这些线制造的器件已经在绿色光谱域中产生了令人鼓舞的结果。对于10mA的直流工作电流，具有Imm2的面积的加工后的芯片能够在550nm发射约10 μ W的光。
[0007]图1示出了这种显示在衬底11的表面上的线NTi的配置，衬底11典型地由硅组成，与η型下部接触部10相接触，P型上部接触部通过连接至厚P型连接部13的透明层12而设置。轴向结构的线NTi包括η型掺杂区域、有源区ZA和P型掺杂区，该η型掺杂区域可能并且典型地由η型掺杂GaN组成，该有源区由InGaN组成或者拥有量子阱结构，而该P型惨杂区可^由P型惨杂GaN组成。
[0008]尽管由于随机成核(nucleat1n)机制，利用MBE生长技术会出现某些不均勾，但是对于在550nm发光的单根线，已经获得了典型地为50nW的光功率，即对于100发光线/mm2来说为 5W/mm2。
[0009]新近，MOCVD(金属有机化学气相沉积)生长技术已经使包含径向LED结构(核/壳配置)的InGaN/GaN线能够生成。
[0010]图2示出了这种类型的配置，其中在由成核层12覆盖的衬底11的表面上生成了线NTi,还设置有下部接触层10。通过掩模20而确保局部外延。线具有核/壳结构。核30可以包括m型掺杂GaN材料，其典型地具有1019cm_3的掺杂水平；量子阱结构，其具有交替的层(可能分别由未掺杂的GaN和InGaN组成)；以及壳31，其可能由典型地具有1019cm_3的掺杂水平的P型掺杂GaN的层构成。
[0011]介电层40隔绝了上部接触部和下部接触部。
[0012]通过导电上层50而设置上部接触部，该导电上层在光导结构的发射波长是透明的。还设置有金属接触层60。
[0013]在此方案中，由于LED结构具有核/壳配置，所以有源区的面积大于2D LED线方案的有源区面积。
[0014]该特性具有两个有益效果:增大了发射面积并减小了在有源区中的电流密度。经过技术处理后，已在硅衬底上生成了完整的LED结构，且对于整合的线的阵列已经获得了在蓝色光谱域(450nm)的光发射。
[0015]然而，申请人已经注意到，外延工艺(例如MOCVD工艺)产生了:主要是由气态粒子的消耗引起的边缘效应，这对于均匀的成分的获得是不利的；以及在线生长区域中的不连续，更确切地说，区域生长速率在整个晶圆上是变化的。
[0016]实际上，特别对于LED的情况而言，通过外延在生长图样上生成的例如GaN的线可以通过标准微电子技术制造。
[0017]这些图样以在方形、圆形等的紧凑区域中的规则图样的形态布置在衬底上，所述紧凑区域限定了 LED的有源区域。这些区域具有例如Imm乘Imm的尺寸，该尺寸根据产品的最终使用者的需要而设定。每个生长区与其相邻区通过一定间隔而分开，该间隔的大小调整为至少使得用于向LED供电的金属连接能够穿过，并且使衬底能够通过锯切而切割。
[0018]这些在生长区之间的间隔(其中不需要外延)导致一定量的缺陷出现，即:
[0019]-线的网络中的高度和形状的不均匀，这涉及在生长区之间的不连续；
[0020]-非计划内的例如GaN的纳米晶的生长，其在线的后端对于的电路而言是关键缺陷；以及
[0021]_寄生InGaN的沉积，其盖在导电材料的晶圆的表面上。
[0022]图3示出了线的阵列和在非生长区中出现的一组缺陷的视图，并且该使用扫描电子显微镜获得的显微照片显示了寄生生长Crpa和残留生长沉积物R &。
【发明内容】
[0023]由于这个原因，为了克服上述缺点，申请人已经设计了这样一种用于生成包括LED线的芯片的工艺，其中两个相邻的芯片不再通过诸如上述的不均匀而分开。为此，本发明的生成工艺依次包括:在衬底上生长LED线的一般操作，然后在所述衬底上某些区域中选择性地去除线，从而限定包括均匀的LED线的单个芯片。
[0024]更确切地说，本发明的一个主题是用于生成至少两个相邻芯片的工艺，该两个相邻芯片每个包括在给定的芯片中通过透明导电层连接在一起的发光线的阵列，所述工艺的特征在于包括下述步骤:
[0025]-在衬底上生成多个单个区，所述多个单个区用于生长在比所述两个芯片的累加面积更大的面积上延伸的线；
[0026]-在单个生长区中生长线；
[0027]-从形成初始自由区域的至少一个区去除线，从而限定所述线的阵列，所述初始自由区域包括与去除的线对齐的称作印迹的单个生长区；以及
[0028]-在线的每个阵列上沉积透明导电层，从而电性连接给定的线的阵列的线，每个导电层通过自由区域与邻近芯片的导电层相分隔。
[0029]优选地，单个线生长区是在位于所述衬底的表面上的掩模中限定的开口。
[0030]作为变形，单个生长区是成核垫。在这种情况下，有益地使用氧化或氮化步骤使位于垫之间的衬底区域为介电性的。
[0031]因此，根据本发明的工艺，生成了至少两个相邻芯片，每个芯片包括LED线阵列和透明电极层，该LED线阵列限定了被称作有源区的区域，而该透明电极层的一部分(称作伸出部)靠在衬底的基部上并且旨在接纳供电垫。
[0032]因此，两个相邻芯片通过由LED线的局部去除形成的所述自由区域而分隔。
[0033]术语“芯片”应理解为意指电性地连接至给定的透明电性导电层的线的阵列。导电层还延伸到衬底上，至少延伸到线的阵列的边界的部分。
[0034]术语“印迹”应理解为意指这样的单个线生长区，其对应的线在线去除步骤的过程中被去除。因此印迹位于初始自由区域中。印迹中的一部分可以通过透明导电层中的一个所覆盖。在线是周期性分布的情况下，印迹的间距等于线的间距。
[0035]表述“初始自由区域”应理解为意指为位于在线去除步骤之后限定的线的阵列之间的区域。
[0036]表述“自由区域”应理解为意指位于芯片之间的区域，更确切地说，是在线的阵列的对应的导电层之间的区域。
[0037]透明层可以不延伸到初始自由区域中，在这种情况下，自由区域实质上对应于初始自由区域并且实质上是相同的尺寸。
[0038]作为变形，所述导电层中的至少一个，甚至两个导电层都延伸进入初始自由区域(因此延伸到作为线的阵列的边界的衬底上)。在这种情况下，自由区域尺寸上小于初始自由区域。
[0039]当层在衬底上延伸时，其不需要与衬底直接接触。因此，至少一个中间元素或层可以存在于所述层和衬底之间。因此，当透明导电层延伸进入初始自由区域时，其延伸到衬底上，并且至少一个印迹位于所述层和衬底之间。
[0040]印迹中的一部分可以位于连接所述芯片的每个的线的透明导电层下方，而印迹中的一部分可以保持为暴露的。
[0041 ] 根据本发明的一个变形，衬底包括成核层，所述掩模位于所述成核层上。
[0042]根据本发明的一个变形，工艺包括生成电性垫，其使得能够连接所述芯片，所述垫位在所述对应导电层上。
[0043]根据本发明的一个变形，线去除包括下述步骤:
[0044]-生成包含与位于衬底的初始自由区域的线的阵列对齐的开口的保护掩模，所述掩模包封至少第一线的阵列以及通过所述初始自由区域而分隔的第二线的阵列；以及
[0045]-去除在所述初始自由区域中的线。
[0046]根据本发明的一个变形，通过穿过所述保护掩模的直接蚀刻操作而去除线。
[0047]根据本发明的一个变形，通过穿过所述保护掩模的直接化学蚀刻操作而去除线。
[0048]根据本发明的一个变形，利用RIE或ICP等离子体，通过穿过所述保护掩模的直接干法蚀刻操作而去除线。
[0049]根据本发明的一个变形，通过引起线破裂的机械作用而去除所述线。
[0050]根据本发明的一个变形，机械作用通过超声波而传递。
[0051]根据本发明的一个变形，机械作用通过流体的高压喷射而实现。
[0052]根据本发明的一个变形，机械作用利用固体工具而实现。
[0053]根据本发明的一个变形，如果线是从成核层生长的，那么线去除步骤通过对所述成核层进行化学侵蚀而