薄膜晶体管及其制备方法、阵列基板和显示装置的制造方法
【技术领域】
[0001] 本发明涉及显示技术领域，特别是涉及一种薄膜晶体管及其制备方法、阵列基板 和显示装置。
【背景技术】
[0002] 在显示技术领域，平板显示装置，如液晶显示器（LiquidCrystalDisplay，IXD) 和有机电致发光显示器（OrganicLightEmittingDisplay，OLED)，因其具有轻、薄、低功 耗、高亮度，以及高画质等优点，在平板显示领域占据重要的地位。尤其是大尺寸、高分辨 率，以及高画质的平板显示装置，如液晶电视，在当前的平板显示器市场已经占据了主导地 位。
[0003] 随着显示装置显示性能的不断提高，人们对显示装置的低功耗性能要求越来越 高，金属氧化物薄膜晶体管由于其开态电流大、迀移率高、均一性好、透明度高以及制备工 艺简单被广泛应用于液晶显示器和有机电发光显示器中。
[0004] 但，现有技术中的金属氧化物薄膜晶体管的漏电流一般在l(TnA~1(T12A之间，在 低频如1赫兹时，不能保持加载液晶显示像素上的电压，故现有技术中的显示器不能很好 的实现低功率性能。
【发明内容】
[0005] 本发明提供了一种薄膜晶体管及其制备方法、阵列基板和显示装置，可以降低薄 膜晶体管的漏电流，降低显示器的功耗。
[0006] 为达到上述目的，本发明提供以下技术方案：
[0007] 本发明提供了一种薄膜晶体管，包括：基板、形成在所述基板上的栅极、源极和漏 极、半导体层、以及位于所述半导体层与所述源极、漏极之间的刻蚀阻挡层，所述半导体层 和所述源极、漏极在所述基板上的投影中：所述半导体层的投影位于所述源极的投影和漏 极的投影之间的部分包括：与所述栅极对应设置的受栅极控制区域和与所述受栅极控制区 域连接的至少一个不受栅极控制区域。
[0008] 在一些可选的实施方式中，上述薄膜晶体管还包括：位于所述半导体层与所述源 极、漏极之间的刻蚀阻挡层；
[0009] 所述半导体层为金属氧化物半导体层，所述半导体层的投影位于所述源极的投影 和漏极的投影之间的部分包括：两个不受栅极控制区域，且所述两个不受栅极控制区域位 于所述受栅极控制区域的两侧。由于半导体层与栅极之间存在对位误差，在受栅极控制区 域的两侧均设置不受栅极控制区域，可以减少对位误差对薄膜晶体管的漏电流的影响。 [0010] 在一些可选的实施方式中，每个所述不受栅极控制区域沿所述源极、漏极的排列 方向上的宽度为〇. 5微米~8微米。
[0011] 在一些可选的实施方式中，所述两个不受栅极控制区域沿所述源极、漏极的排列 方向上的宽度之和大于等于源极和漏极之间的距离的十二分之一且小于所述源极和漏极 之间的距离。
[0012] 在一些可选的实施方式中，所述两个不受栅极控制区域沿所述源极、漏极的排列 方向上的宽度相等。
[0013] 本发明还提供了一种薄膜晶体管的制备方法，包括：
[0014] 在基板上形成栅极、栅极绝缘层、半导体层、源极以及漏极分别对应的图形，且形 成的所述半导体层的图形中：所述半导体层和所述源极、漏极在所述基板上的投影中：所 述半导体层的投影位于所述源极的投影和漏极的投影之间的部分包括：与所述栅极对应设 置的受栅极控制区域和与所述受栅极控制区域连接的至少一个不受栅极控制区域。
[0015] 采用本发明提供的制备方法制备的薄膜晶体管，通过形成的不受栅极控制区域， 增加了薄膜晶体管的电阻，可以降低薄膜晶体管的关态电流，另外，采用本发明提供的制备 方法制备的薄膜晶体管不会破坏半导体层的成分，进而不会降低薄膜晶体管的稳定性，所 以，本发明提供的薄膜晶体管的制备方法，可以降低薄膜晶体管漏电流，保证薄膜晶体管的 稳定性。
[0016] 在一些可选的实施方式中，上述薄膜晶体管的制备方法还包括：在所述基板上形 成刻蚀阻挡层对应的图形，所述在基板上形成栅极、栅极绝缘层、半导体层、刻蚀阻挡层、源 极以及漏极分别对应的图形，包括：
[0017] 采用第一次构图工艺在基板上形成包括栅极的图形；
[0018] 采用第二次构图工艺在形成有所述栅极的图形的基板上形成包括栅极绝缘层的 图形；
[0019] 采用第三次构图工艺在形成有所述栅极绝缘层的图形的基板上形成包括半导体 层的图形，且形成的所述半导体层的图形中：所述半导体层和所述源极、漏极在所述基板上 的投影中：所述半导体层的投影位于所述源极的投影和漏极的投影之间的部分包括：与所 述栅极对应设置的受栅极控制区域和与所述受栅极控制区域连接的至少一个不受栅极控 制区域。
[0020] 采用第四次构图工艺在形成有半导体层的图形的基板上形成包括刻蚀阻挡层的 图形；
[0021] 采用第五次构图工艺在形成有刻蚀阻挡层的图形的基板上依次形成包括源极和 漏极的图形。
[0022] 在一些可选的实施方式中，形成的所述半导体层为金属氧化物半导体层，形成的 所述半导体层的图形中：所述半导体层的投影位于所述源极的投影和漏极的投影之间的部 分包括：两个不受栅极控制区域，且所述两个不受栅极控制区域位于所述受栅极控制区域 的两侧。
[0023] 本发明还提供了一种阵列基板，包括：上述任一项所述的薄膜晶体管。
[0024] 本发明还提供了一种显示装置，包括上述阵列基板。
【附图说明】
[0025]图1为本发明实施例提供的薄膜晶体管的结构示意图；
[0026]图2为本发明实施例提供的薄膜晶体管中不受栅极控制区域的长度与薄膜晶体 管的导通电流之间的试验数据分析图；
[0027]图3为本发明实施例提供的薄膜晶体管的制备方法的流程图；
[0028]图4a~图4e为本发明实施例提供的薄膜晶体管制备过程中的各步骤对应的结构 示意图。
[0029] 附图标记：
[0030] 1-基板 2-栅极
[0031] 3-栅极绝缘层 4-半导体层
[0032] 41-受栅极控制区域 42-不受栅极控制区域
[0033] 5_源极 6_漏极
[0034] 7-刻蚀阻挡层 8-保护层
[0035] 9-过孔 10-透明电极
【具体实施方式】
[0036] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例，都属于本发明专利保护的范围。
[0037] 如图1所示，图1为本发明实施例提供的薄膜晶体管的结构示意图；本发明提供了 一种薄膜晶体管，包括：基板1、形成在基板1上的栅极2、源极5和漏极6、半导体层4、以 及位于栅极2和半导体层4之间的栅极绝缘层3,半导体层4和源极5、漏极6在基板1上 的投影中：半导体层4的投影位于源极5的投影和漏极6的投影之间的部分包括：与栅极2 对应设置的受栅极控制区域41和与受栅极控制区域41连接的至少一个不受栅极控制区域 42〇
[0038] 本发明提供的薄膜晶体管，通过在半导体层上设置无论薄膜晶体管处于开通还是 关闭状态，其电阻都不变的不受栅极控制区域42,以增加薄膜晶体管的电阻，降低薄膜晶体 管的关态电流，所以，本发明提供的薄膜晶体管具有较低的漏电流。
[0039] 上述薄膜晶体管为金属氧化物薄膜晶体管时，半导体层可以为金属氧化物半导体 层。优选的半导体层为金属氧化物半导体层，因为本发明提供的薄膜晶体管在降低关态电 流的同时，也降低了开态电流，而金属氧化物的薄膜晶体管的开态较高，故对薄膜晶体管的 开态电流影响较小。
[0040] 如图2所示，图2为本发明实施例提供的薄膜晶体管中不受栅极控制区域的长度 与薄膜晶体管的导通电流之间的试验数据分析图；试验数据分析图中的W1、W2、W3、W4、W5、 W6、W7、W8分别对应的是不受栅极控制区域42的宽度的的总长度（即L1+L2)，这样可以避 免因为半导体层与栅极之间存在对位误差对实验结果的影响。
[0041]图中，W1 =0(即不存在不受控区域），W2、W5对应的值为0.4微米；W3为0.6微 米、W4、W8为0.8微米，W6、W7为1.2微米，从实验数据可知：随着不受栅极控制区域42的 宽度（附图中的L1+L2长度之和）增加，薄膜晶体管的漏电流越来越低，最低的时候可以达 到1(T15A水平，现有技术中薄膜晶体管的漏电流一般为l(TnA~1(T12A之间，可见采用本发 明提供的薄膜晶体管，与现有技术相比，可以将漏电流降低为原来的百分之一以下，具有显 著的改善效果。
[0042] -种具体的实施方式中，上述薄膜晶体管还包括：位于半导体层4与源极5、漏极6 之间的刻蚀阻挡层7 ;
[0043]半导体层4为金属氧化物半导体层，半导体层4的投影位于源极5的投影和漏极 6的投影之间的部分包括：两个不受栅极控制区域42,且两个不受栅极控制区域42位于受 栅极控制区域41的两侧。由于半导体层4与栅极2之间存在对位误差，在受栅极控制区域 41的两侧均设置不受栅极控制区域42,可以减少对位误差对薄膜晶体管的漏电流的影响。
[0044] 可选的实施方式中，每个不受栅极控制区域42沿源极5、漏极6的排列方向上的宽 度为0. 5微米~8微米。可选的，可以为0. 5微米、1微米、1. 5微米、2微米、2. 5微米、3微 米、3. 5微米、4微米、4. 5微米、5微米、5. 5微米、6微米、6. 5微米、7微米、7. 5微米、8微米。
[0045] 优选的，每个不受栅极控制区域沿源极、漏极的排列方向上的宽度为0.5微米~4 微米。
[0046] 在一些可选的实施方式中，两个不受栅极控制区域42沿源极5、漏极6的排列方向 上的宽度之和大于等于源极5和漏极6之间的距离的十二分之一且