具有选择性掺杂间隔的全包围栅极碳纳米管晶体管的制作方法
【技术领域】
[0001]本公开涉及半导体器件，特别是碳纳米管晶体管以及制造碳纳米管晶体管的方法。
【背景技术】
[0002]碳纳米管场效应晶体管(CNT FETs)通过缩放至亚10纳米(nm)机制的沟道长度能够提供低电压性能。在高度集成数字应用中的CNTFETs中采用自对准栅极结构。当为该种数字应用考虑CNT FETs时，能够获得尽可能低的用于在开关状态间切换的电压是有用的。操作电压的降低能够改善用于该种应用的CNT FET的质量及适用性。
【发明内容】
[0003]根据一个实施例，制造半导体器件的方法包括:在衬底上形成碳纳米管；移除衬底部分以在所述碳纳米管的一段之下形成凹陷；在所述凹陷中施加掺杂的材料以制造所述半导体器件。
[0004]根据另一个实施例，一种制造晶体管的方法，包括:在衬底上形成碳纳米管材料；在所述衬底上形成一个或多个接触以在所述一个或多个接触之间定义间隙；移除在所述间隙中的衬底部分；在所述间隙中施加掺杂的材料以制造所述晶体管。
[0005]根据另一个实施例，一种制造自对准碳纳米管晶体管的方法，包括:在衬底上形成碳纳米管；在所述衬底上形成位于所述碳纳米管上方的源极接触；在所述衬底上形成位于所述碳纳米管上方的漏极接触，其中所述漏极接触与所述源极接触通过间隙隔开；移除在所述间隙中的衬底部分，所述间隙位于所述源极接触与所述漏极接触之间；在所述间隙中施加掺杂的材料以制造所述自对准的碳纳米管晶体管。
[0006]通过本公开中的技术能够实现附加的特征和优势。本公开的其它实施例以及方面在本文中进行了详细的描述，并被当作请求权利的公开的一部分。为了更好的理解本公开的优势和特征，可参看说明书描述以及附图。
【附图说明】
[0007]在说明书的结尾部分特别指明了所认为的本公开的主题，并在权利要求书部分清楚的对其要求了权利。通过后面结合了附图的详细描述，能够清楚的了解上述特征、其它特征，以及本公开的优势。
[0008]图1示出在示范性的CNT FET的初始生产阶段在衬底的选定位置放置的碳纳米管；
[0009]图2示出在第二生产阶段形成在硅衬底之上的第一接触以及第二接触；
[0010]图3示出了在衬底的硅层中形成的凹陷；
[0011]图4示出了沉积间隔材料的涂敷阶段；
[0012]图5示出高k电介质沉积阶段；
[0013]图6示出了栅极沉积阶段；
[0014]图7示出了采用本公开示范性方法制造的示范性的碳纳米管场效应晶体管；
[0015]图8示出部分金属栅极被移除的碳纳米管场效应晶体管的替代实施例；
[0016]图9示出说明了本文所公开的CNT FET的示范性的方法的流程图；以及
[0017]图10示出掺杂CNT FET的间隔材料时所具有的在漏极电流与栅极-源极电压关系曲线图上的效果。
【具体实施方式】
[0018]图1-6示出了本公开中示范性半导体器件的生产或制造的多个阶段。在一个示范性实施例中，半导体器件是具有掺杂的栅极区域的碳纳米管场效应晶体管(CNT FET)。作为在栅极形成之前沉积源极和漏极接触并对于沉积的源极和漏极接触形成栅极的结果，通过本文公开的示范性的制造CNT FET的方法能够产生自对准的CNT FETo该源极和漏极接触可用作与栅极形成中所使用的蚀刻剂有关的掩模，并且提供定义该栅极区域的至少一个尺寸的各向异性蚀刻(anisotropic etching)。此外，该栅极区域包括在源极和漏极接触之间延伸的碳纳米管桥。在栅极区域沉积间隔材料和/或高k介电质的结构以掺杂该栅极区域。在一个示范性实施例中，只提供了掺杂的间隔材料(spacer material)。该栅极材料可被沉积在栅极区域以周边地围绕该CNT桥。
[0019]图1示出在示范性的CNT FET的初始生产阶段，在衬底的选定位置放置的碳纳米管102。在这个示范性实施例中，衬底可以是绝缘体上娃(silicon-on-1nsulator，SOI)晶片，包括位于例如为BOX(掩埋氧化物)层106(可以包括二氧化硅)的绝缘层的顶部的顶层或硅层104。用作晶体管器件沟道的碳纳米管102沉积在硅层104的表面130上。在多种实施例中，碳纳米管102是半导体材料。
[0020]图2示出在第二生产阶段形成在硅衬底104之上的第一接触108以及第二接触110。第一接触108和第二接触110两者都可沉积在衬底上以覆盖位于接触和衬底104之间的碳纳米管桥102的部分。可通过选定的距离或间隙分隔该第一接触108以及第二接触110。可使用不同的用于以选定距离或间隙对准晶体管接触的技术在衬底上形成第一接触108以及第二接触110。形成第一接触108以及第二接触110的示范性方法可包括使用光刻和剥离技术。替代的，可沉积接触材料的覆盖层并对其选择性的蚀刻。在一个实施例中，碳纳米管被覆盖的部分可以是碳纳米管的轴端。在一个示范性实施例中，第一接触108以及第二接触110中的一个是已完成的CNT FET的源极接触，第一接触108以及第二接触110中的另一个是该已完成的CNT FET的漏极接触。在一个实施例中，第一接触108以及第二接触110中的至少一个包括例如钯(Pd)的导体材料。
[0021]图3示出了在衬底的硅层104中形成的凹陷112。在不同的实施例中，衬底104的表面130是能够采用湿法蚀刻剂有效蚀刻掉的表面。对于硅层，示范性的表面可是(110)表面，其中(110)表示指示了晶平面或晶表面方向的米勒指数。还示出了垂直于(110)表面的表面132(例如(111)表面)。湿法蚀刻剂通常相当有效的溶解表面130，而表面132通常是耐湿法蚀刻的。硅衬底104沉积在BOX层106上以使得这些表面沿着图3所示的方向定向。示范性的湿法蚀刻剂包括氢氧化钾(KOH)，四甲基氢氧化铵(TMAH)等。在蚀刻过程中，第一接触108以及第二接触110提供蚀刻掩模以保护该接触之下的硅。在湿法蚀刻之前形成接触108和110可让该接触按照接触108和110之间选定的分隔距离定义所生成的晶体管的栅极区域并且产生自对准栅极。因此，湿法蚀刻在接触之间的部分形成了凹陷112。在示范性的实施例中，凹陷112被蚀刻到绝缘层106的表面。此外，由于反应表面130 (reactive surface)和抵抗表面132 (resistive surface)的方向，衬底层被以各向异性方式(anisotropically)蚀刻。蚀刻该凹陷112产生了从第一接触108延伸至第二接触110的悬浮的CNT，在本文中还被称为CNT桥或CNT沟道。
[0022]图4示出了涂敷阶段，在该阶段中沉积间隔材料(spacer material) 120。间隔材料沉积在除了碳纳米管之外的暴露表面上，为在随后形成的栅极材料和第一、第二接触108、110之间提供绝缘层。间隔材料120可以是掺杂的电介质材料。一个示范性的间隔材料120可包括二氧化铬(Hf02)，或一些包括用于静电掺杂碳纳米管的固定电荷的其它电介质。在一个示范性的实施例中，间隔材料被选择性的掺杂以包括固