多层电子元件及其制造方法
【专利说明】
[0001] 相关申请的交叉引用
[0002] 本申请要求在韩国知识产权局于2014年4月2日提交的韩国专利申请 No. 10-2014-0039320的优先权，将该韩国专利申请的内容并入本申请中作为参考。
技术领域
[0003] 本发明涉及一种多层电子元件及其制造方法。
【背景技术】
[0004] 使用陶瓷材料的电子元件的例子包括电容器、电感器、压电器件（piezoelectric elements)、变阻器、热敏电阻等。
[0005] 在如上所述的陶瓷电子元件中，电感器，作为一种重要的且与电阻器和电容器一 同构成电子电路的无源器件，被用作去除噪声或构成LC谐振电路的元件，使用磁性组合物 制造陶瓷电子元件。
[0006] 根据电感器的结构的不同，可以将电感器划分为多层电感器、绕组电感器 (windinginductor)、薄膜电感器等，就电感器的制造方法和应用范围而言，其中存在着差 异。
[0007]例如，可以通过围绕铁氧体磁芯（ferritecore)缠绕线圈设置绕组电感器，但是， 由于线圈间的杂散电容（straycapacitance),例如，可以产生导线间的电容，在为了获得 相对高的电感而增加匝数的情况下，高频特性可能会恶化。
[0008] 以多层体的形式制造多层电感器，在该多层体中，层叠使用铁氧体或具有相对低 的介电常数（permittivity)的介电材料而设置的多个陶瓷片，将线圈形成的金属图案设 置在陶瓷片上。多层电感器具有通过设置在对应陶瓷片中的导电通孔（conductivevia) 将对应陶瓷片上设置的线圈形成的金属图案依次彼此连接以及在层叠方向上彼此重叠的 结构。
[0009] 与绕组电感器相比，这样的多层电感器具有简单的结构，可以实现小型化，具有更 具竞争力的价格，但是存在的缺点为根据直流（DC)-偏差的电感（L)的变化率会增加。因 此，为了解决该缺点，在将介电材料（非磁性材料）插入电感器中间的情况下，尽管可以降 低有效的磁导率（magneticpermeability),但是会显著降低电感（L)的变化率，使得可以 制造在相对高的电流下使用的多层功率电感器。
[0010] 在这样多层传感器的情况下，在介电材料（非磁性材料）和磁性材料间设置异质 结，并且就材料而言，介电材料和磁性材料需要彼此匹配。作为在异质结中可能会发生的缺 陷，可能存在脱层、扩散和断裂，磁性材料和插入材料间的分裂等。在烧结前，在层间粘附力 相对较弱的情况下，在进行切割过程时会发生脱层。然而，在烧结后，脱层可能会由于由插 入材料部分和陶瓷体间的烧结收缩行为的差异所引起的应力而发生。由于由插入材料部分 和陶瓷体间产生的烧结收缩行为的差异所引起的内部应力的差异，在烧结过程或烧结后的 冷却过程期间，断裂和层间分裂也可能会发生。
[0011] 例如，在磁性层的材料是Zn-Cu铁氧体系材料的情况下，非磁性层的材料可以是 (Zn、Cu)Ti204。Zn-Cu铁氧体系材料和（Zn、Cu)Ti204均具有尖晶石结构且含有相同的元素 (Zn或Cu)，在磁性层和非磁性层间的界面发生扩散，从而便于黏合过程。然而，在磁性层和 非磁性层间发生扩散以降低非磁性层的厚度，可以使得芯片电感、直流电阻（RDC)等被改 变。另外，由于磁性层的收缩行为与非磁性层的收缩行为的不同，通过降低非磁性层的厚度 会发生脱层和断裂。
[0012] [相关技术文献]
[0013] 韩国专利公开号2013-0076285
【发明内容】
[0014] 本发明示例性实施方式可提供一种多层电子元件，该多层电子元件能够防止介电 材料（非磁性材料）和磁性材料间的异介结中发生脱层、扩散和断裂，以及磁性材料和插入 材料间发生分裂，以及该多层电子元件的制造方法。
[0015] 根据本发明的一些实施方式，多层电子元件可以包括：包括多个磁性层的陶瓷体， 设置在磁性层间的非磁性层，设置在陶瓷体中的在多个磁性层和非磁性层中的至少一个层 上的并具有多个彼此电连接的内部线圈图案的内部线圈部件，以及设置在陶瓷体的端表面 上且与内部线圈部件连接的外部电极，其中，所述非磁性层含有Nb205系介电材料。
[0016] Nb205 系介电材料可以包括Zn〇-Nb205、Zn0-Ti02-Nb205、Ba〇-Nb205、Ba0-Ti02-Nb205 和Bi203-Nb205系介电材料中的至少一种。
[0017] 非磁性层可以含有V205。
[0018] 非磁性层中含有的Nb205 :V205的摩尔比可以在0. 9 :0. 1至0.6:0. 4的范围内。
[0019] 非磁性层可以含有含量为7-20重量％的玻璃料（glassfrit)。
[0020] 玻璃料可以含有CaO和BaO中的至少一种。
[0021] 非磁性层可以设置在内部线圈部件内侧。
[0022] 非磁性层的区域的一部分可以含有介电材料，并且可以使用与磁性层的材料相同 的材料设置不含有介电材料的非磁性层的区域。
[0023] 非磁性层的区域的一部分可以含有介电材料，并且不含有介电材料的非磁性层的 区域可以为空的。
[0024] 根据本发明的一些实施方式，制造多层电子元件的方法可以包括：制备多个磁性 片；制备一个或多个含有Nb205系介电材料的非磁性片；在磁性片和非磁性片中的至少一个 片上形成内部线圈图案；层叠磁性片和非磁性片以形成内部线圈部件和陶瓷体；以及在陶 瓷体的端表面上形成与内部线圈部件连接的外部电极。
[0025] Nb205 系介电材料可以包括Zn〇-Nb205、Zn0-Ti02-Nb205、Ba〇-Nb205、Ba0-Ti02-Nb205 和Bi203-Nb205系介电材料中的至少一种。
[0026] 非磁性片可以含有V205。
[0027] 非磁性片中含有的Nb205 :V205的摩尔比可以在0. 9 :0. 1至0.6:0. 4的范围内。
[0028] 非磁性片可以含有含量为7-20重量％的玻璃料。
[0029] 玻璃料可以含有CaO和BaO中的至少一种。
[0030] 非磁性片可以设置在内部线圈部件内侧。
[0031] 非磁性片的区域的一部分可以含有介电材料，并且可以使用与磁性片的材料相同 的材料设置不含有介电材料的非磁性片的区域。
[0032] 非磁性片的区域的一部分可以含有介电材料，并且不含有介电材料的非磁性片的 区域可以为空的。
【附图说明】
[0033] 以下结合附图的详细说明，可以更清楚地理解本发明的以上和其它方面、特征和 其它优点，其中：
[0034]图1为根据本发明的一种实施方式的多层电子元件的透视图；
[0035] 图2A为根据本发明的第一种实施方式的多层电子元件沿着图1的线A-A'的横截 面图；
[0036] 图2B为根据本发明的第二种实施方式的多层电子元件沿着图1的线A-A'的横截 面图；
[0037] 图2C为根据本发明的第三种实施方式的多层电子元件沿着图1的线A-A'的横截 面图；
[0038] 图2D为根据本发明的第四种实施方式的多层电子元件沿着图1的线A-A'的横截 面图；
[0039] 图3A为根据本发明的第五种实施方式的多层电子元件的分解透视图；
[0040] 图3B为根据本发明的第六种实施方式的多层电子元件的分解透视图；
[0041] 图3C为根据本发明的第七种实施方式的多层电子元件的分解透视图；
[0042] 图3D为根据本发明的第八种实施方式的多层电子元件的分解透视图；
[0043] 图4A为根据本发明的第九种实施方式的多层电子元件沿着图1的线A-A'的横截 面图；
[0044] 图4B为根据本发明的第十种实施方式的多层电子元件沿着图1的线A-A'的横截 面图；
[0045] 图4C为根据本发明的第十一种实施方式的多层电子元件沿着图1的线A-A'的横 截面图；
[0046] 图5A为说明如图4A所示的根据本发明的第九种实施方式的非磁性层的视图；
[0047] 图5B为说明如图4B所示的根据本发明的第十种实施方式的非磁性层的视图；
[0048] 图5C为说明如图4C所示的根据本发明的第十一种实施方式的非磁性层的视图；
[0049] 图6为说明含有Cu0(9mol% )的他、111、(：11、21^6204铁氧体磁性组合物的根据 煅烧温度和保持时间的烧结收缩曲线图；
[0050] 图7为说明根据玻璃料在Ba5(Nba8Va2)40 15中的添加量的铁氧体磁性组合物和介 电材料间的烧结收缩曲线匹配图；以及
[0051] 图8为说明根据本发明的一种实施方式的制造多层电子元件的方法的工艺图。
【具体实施方式】
[0052] 现在将参考附图来详细描述本发明的示例性实施方式。
[0053] 然而，本发明可以以不同形式体现，并且不应该被解释为限于本文描述的具体实 施方