半导体封装件的制法及其所用的支撑件的制作方法
【技术领域】
[0001]本发明涉及一种半导体封装件的制法，尤指一种能提升制程可靠度的半导体封装件的制法及其所用的支撑件。
【背景技术】
[0002]随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化(miniaturizat1n)的封装需求,发展出扇出(fan out)型封装的技术。
[0003]如图1A至图1E，其为现有扇出型半导体封装件的制法的剖面示意图。
[0004]如图1A所示，提供一承载件10，且该承载件10上具有粘着层101。接着，置放多个半导体组件12于该粘着层101上，该些半导体组件12具有相对的主动面12a与非主动面12b，各该主动面12a上均具有多个电极垫120，且各该主动面12a粘着于该粘着层101上。
[0005]由于受限于机台设计，所以无法将该些半导体组件12布设于该承载件10的边缘1a (即该承载件10的周围区域上没有该半导体组件12)，因而使最外侧的该半导体组件12与该承载件10的边缘1a之间产生高低差h。此外，于各该半导体组件12之间也会产生高度差d。
[0006]如图1B所示，形成一绝缘层13于该粘着层101上，以包覆该半导体组件12，且因该高低差d，h的缘故，该绝缘层13产生多个凹陷处130，130’。
[0007]如图1C所示，压合一压合件11于该绝缘层13上，使该绝缘层13往外流(即向该承载件10的边缘1a流动)，以压密该绝缘层13。
[0008]如图1D所示，热固该绝缘层13后，再移除该承载件10及粘着层101，以外露该半导体组件12的主动面12a。
[0009]如图1E所示,进行线路重布层(Redistribut1n layer, RDL)制程,通过形成一线路重布结构14于该绝缘层13与该半导体组件12的主动面12a上，令该线路重布结构14电性连接该半导体组件12的电极垫120。
[0010]接着，形成一绝缘保护层15于该线路重布结构14上，且该绝缘保护层15外露该线路重布结构14的部分表面，以供结合如焊锡凸块的导电组件16。之后，移除该压合件11，再进行切单制程。
[0011]然而，现有半导体封装件的制法中，于进行压合制程时，会因该高低差h的缘故，而造成总厚度变化(Total Thickness Variat1n, TTV)的增加,所以于后续移除该承载件10后而进行RDL制程时，于热固该绝缘层13后，该压合件11与该承载件10之间的缝隙“即该凹陷处130)会增大，而造成该压合件11脱落(Peeling)，且制程用的溶剂容易沿该缝隙t进入该绝缘层13的表面并残留于该缝隙t中，也会造成该压合件11脱落(Peeling)，如图1D所示，致使制程良率不佳。
[0012]此外，因各该半导体组件12之间的高度差d，所以于压合制程后，该绝缘层13的表面会产生格子状，即凹痕(dent)现象(即该凹陷处130’)，致使该压合件11与该绝缘层13之间会产生气泡(void)现象，造成后续进行RDL制程时，该压合件11脱落。
[0013]因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
【发明内容】
[0014]鉴于上述现有技术的种种缺失，本发明的目的为提供一种半导体封装件的制法及其所用的支撑件，以提升该绝缘层的第二表面的平整性。
[0015]本发明的半导体封装件的制法，包括:提供一封装体，其具有绝缘层及嵌埋于该绝缘层中的至少一半导体组件，该半导体组件具有相对的主动面与非主动面，且该绝缘层具有相对的第一表面与第二表面，该第一表面与该主动面同侧，而该绝缘层的第二表面形成有至少一凹陷处；形成填补材于该凹陷处中；以及形成线路重布结构于该半导体组件与该绝缘层上。
[0016]前述的制法中，该封装体设于一承载件上，且该半导体组件的主动面与该绝缘层的第一表面结合于该承载件上，以于形成该填补材之后，移除该承载件。
[0017]前述的制法中，该凹陷处位于该绝缘层的第二表面的边缘；或者，该凹陷处位于至少二该半导体组件之间。
[0018]前述的制法中，该填补材为块状或胶状。
[0019]前述的制法中，形成该填补材的制程，包括:提供一具有该填补材的支撑板；以及结合该支撑板于该绝缘层的第二表面上，使该填补材位于该凹陷处中。例如，该填补材与该支撑板为一体成形；或者，该填补材为置放于该支撑板上的构件。又，该填补材藉由结合层固定于该凹陷处中。
[0020]前述的制法中，该线路重布结构设于该半导体组件的主动面与该绝缘层的第一表面上。
[0021]前述的制法中，还包括形成绝缘保护层于该线路重布结构上，且该绝缘保护层具有多个外露该线路重布结构的开孔。
[0022]前述的制法中，还包括于形成线路重布结构后，进行切单制程。例如，于切单制程时，一并移除该绝缘层具有该凹陷处的部分；或者，该切单制程以对应该凹陷处的位置作为切割路径。
[0023]另外，本发明还提供一种支撑件，包括:支撑板；以及填补材，其设于该支撑板上。
[0024]前述的支撑件中，该填补材与该支撑板为一体成形；或者，该填补材为置放于该支撑板上的构件。
[0025]前述的支撑件中，该填补材位于该支撑板的边缘；或者，该填补材位于该支撑板中间处。
[0026]前述的支撑件中，该填补材为块状或胶状。
[0027]前述的支撑件中，还包括结合层，设于该支撑板与该填补材上。
[0028]由上可知，本发明的半导体封装件的制法，藉由该填补材填入该凹陷处，以填补该绝缘层的第二表面的凹陷处。因此，于进行压合制程时，总厚度变化不会增加，且能避免发生气泡现象，所以于后续进行RDL制程时，能避免发生脱层现象，且制程用的溶剂不会进入该绝缘层的任何表面，也能避免发生脱层现象，因而能有效提升制程良率。
【附图说明】
[0029]图1A至图1E为现有半导体封装件的制法的剖视示意图；
[0030]图2A至图2F为本发明的半导体封装件的制法的剖视示意图；其中，图2F’为图2F的另一方法；以及
[0031]图3A、图3A’、图3A”、图3B及图3C为本发明的支撑件的不同实施例的剖视示意图。
[0032]符号说明
[0033]10, 20 承载件
[0034]10a, 29c 边缘
[0035]101, 201 粘着层
[0036]11压合件
[0037]12，22 半导体组件
[0038]12a, 22a 主动面
[0039]12b, 22b 非主动面
[0040]120，220 电极垫
[0041]13，23 绝缘层
[0042]130，130’，230，230’ 凹陷处
[0043]14，24 线路重布结构
[0044]15，25 绝缘保护层
[0045]16, 26 导电组件
[0046]2半导体封装件
[0047]2a封装体
[0048]200 载板
[0049]21支撑板
[0050]210，210，，310，310，，310” 填补材
[0051]211 结合层
[0052]23a 第一表面
[0053]23b 第二表面
[0054]240 介电层
[0055]241 线路层
[0056]3，3’，3” 支撑件
[0057]h, d 高低差
[0058]L水平假想线
[0059]S，S’ 切割路径
[0060]t缝隙。
【具体实施方式】
[0061]以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
[0062]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0063]图2A至图2F为本发明的半导体封装件2的制法的剖面示意图。
[0064]如图2A所示，提供一承载件20，且设置多个半导体组件22于该承载件20上。
[0065]于本实施例中，该承载件20的尺寸可依需求选择晶圆型基板(Wafer formsubstrate)或一般面板型基板(Panel form substrate),且该承载件20可包括一材质为玻璃、金属、陶瓷或半导体晶圆的载板200，而该载板200上依序形成有一离型层(图略)与一粘着层201。
[0066]此外,每一该半导体组件22具有相对的主动面22a与非主动面22b，该主动面22a上具有多个电极垫220，且该主动面22a接至该承载件20的粘着层201上。
[0067]如图2B所示，形成一绝缘层23于该承载件20的粘着层201与半导体组件22上，以形成封装体2a，且该半导体组件22嵌埋于该绝缘层23中。
[0068]于本实施例中，该绝缘层23具有相对的第一表面23a与第二表面23b，该绝缘层23的第二表面23b形成有多个凹陷处230，230’。