制造碳化硅半导体器件的方法
【技术领域】
[0001]本发明涉及制造碳化硅半导体器件的方法，尤其涉及能抑制金属污染的制造碳化硅半导体器件的方法。
【背景技术】
[0002]近年来，为了使半导体器件具有更高的击穿电压，更低的损耗，在高温环境下使用等，已越来越多地采用碳化硅作为诸如MOSFET (金属氧化物半导体场效应晶体管)的半导体器件的材料。碳化硅是一种带隙宽于硅的宽带隙半导体材料，硅已被常规地且广泛用作为半导体器件的材料。因此，通过采用碳化硅作为半导体器件的材料，能够实现半导体器件的更高击穿电压、更低导通电阻等。与由硅制成的半导体器件相比，当在高温环境下使用时，由碳化硅制成的半导体器件还具有性能退化小的优势。
[0003]例如，WO 2012/086257 (PTD I)描述了一种制造MOSFET的方法，包括以下步骤:在碳化硅衬底的表面上形成由钛制成的蚀刻停止层，在蚀刻停止层上形成图案化的掩模层，然后使用掩模层将离子注入到碳化硅衬底中。
[0004]引用列表
[0005]专利文献
[0006]PTDl:W0 2012/086257
【发明内容】
[0007]技术问题
[0008]然而，根据WO 2012/086257描述的制造MOSFET的方法，钛被用作为蚀刻停止层。因此，在形成蚀刻停止层之后，钛的部分仍然留在碳化硅衬底上，导致碳化硅半导体器件中的金属污染的发生。在由硅制成的硅半导体器件中，已混入硅衬底的金属元素能通过吸气法来移除。然而，在碳化硅半导体器件中，金属元素不能通过吸气法来移除。因此，与硅半导体器件相比，更需要抑制碳化硅半导体器件的金属污染。
[0009]为了解决上述问题做出了本发明，本发明的目的在于提供能抑制金属污染的制造碳化硅半导体器件的方法。
[0010]问题的解决方案
[0011]根据本发明的制造碳化硅半导体器件的方法包括以下步骤。准备具有彼此相反的第一主表面和第二主表面的碳化硅衬底。形成与碳化硅衬底的第一主表面相接触的第一掩模层。第一掩模层包括:与第一主表面相接触地布置的第一层，与第一层相接触地布置的且由不同于第一层的材料制成的蚀刻停止层，和与蚀刻停止层的和接触第一层的表面相反的表面相接触地布置的第二层。通过蚀刻第二层和蚀刻停止层，在第一掩模层中形成凹进部。使用具有凹进部的第一掩模层，在碳化硅衬底中形成具有第一导电类型的第一杂质区。第一掩模层不包含金属元素。
[0012]在根据本发明的制造碳化硅半导体器件的方法中，第一掩模层不包含金属元素。因此，能够抑制金属元素混入碳化硅衬底中，以减小碳化硅半导体器件的金属污染。
[0013]优选地，在制造碳化硅半导体器件的上述方法中，在碳化硅衬底的第二主表面上形成第二掩模层。因此，能够抑制金属元素从外部粘附到碳化硅衬底的第二主表面。第二掩模层不包含金属元素。因此，能够抑制由第二掩模层产生的金属元素混入碳化硅衬底中。而且，由于碳化硅衬底的第二主表面用第二掩模层来保护，所以能够防止碳化硅衬底与金属器件等直接接触。
[0014]优选地，在制造碳化硅半导体器件的上述方法中，第二掩模层包括与第二主表面相接触地布置的并且由与第一层相同的材料制成的第三层，与第三层相接触地布置的并且由与蚀刻停止层相同的材料制成的第四层，和与第四层的和接触第三层的表面相反的表面相接触地布置的并由与第二层相同的材料制成的第五层。因此，可同时在碳化硅衬底上形成第一掩模层和第二掩模层，从而简化了制造碳化硅半导体器件的过程。
[0015]优选地，在制造碳化硅半导体器件的上述方法中，第一层、蚀刻停止层和第二层在不产生等离子体的情况下形成。因此，能够抑制碳化硅衬底的第一主表面出现粗糙化。
[0016]优选地，在制造碳化硅半导体器件的上述方法中，蚀刻停止层和第二层通过热化学气相沉积来形成。因此，能够以简单的方式形成蚀刻停止层和第二层。
[0017]优选地，在制造碳化硅半导体器件的上述方法中，蚀刻停止层和第二层通过低压化学气相沉积来形成。因此，能够有效抑制碳化硅半导体器件的金属污染。
[0018]优选地，在制造碳化硅半导体器件的上述方法中，第一层或者通过热氧化第一主表面的方法来形成，或者通过低压热化学气相沉积来形成。因此，能够以简单的方式形成第一层。
[0019]优选地，在制造碳化硅半导体器件的上述方法中，第一层或者由二氧化硅制成，或者由氮化硅制成。因此，能有效保护碳化硅衬底的第一主表面。
[0020]优选地，在制造碳化硅半导体器件的上述方法中，第二层或者由二氧化硅制成，或者由氮化硅制成。因此，第二层有效地用作用于杂质引入的掩模层。
[0021]优选地，在制造碳化硅半导体器件的上述方法中，蚀刻停止层由多晶硅制成。因此，在第一掩模层中形成凹进部的步骤中，能够有效地抑制在凹进部的底壁表面处暴露第一层。
[0022]优选地，在制造碳化硅半导体器件的上述方法中，在形成第一杂质区的步骤之后，移除第一掩模层。在移除第一掩模层的步骤之后，在碳化硅衬底上执行活化退火。因此，能够防止由于高温活化退火的对第一掩模层的损伤。
[0023]优选地，在制造碳化硅半导体器件的上述方法中，在形成第一杂质区的步骤之后，在凹进部中，形成具有宽度小于凹进部的宽度的开口的第三掩模层。使用第三掩模层，在第一杂质区中形成具有不同于第一导电类型的第二导电类型的第二杂质区。因此，能以高位置精度在第一杂质区中形成第二杂质区。
[0024]优选地，在制造碳化硅半导体器件的上述方法中，在形成第一杂质区的步骤之后，形成与第一层相接触的第四掩模层。在第一层仍与第一主表面相接触的情况下，使用第四掩模层在碳化硅衬底中形成具有第一导电类型的保护环部。因此，能够在用第一层保护第一主表面的同时，在碳化硅衬底中形成保护环部。
[0025]发明的有利效果
[0026]从以上描述显而易见，根据本发明，能够提供能抑制金属污染的制造碳化硅半导体器件的方法。
【附图说明】
[0027]图1是示意性示出根据本发明一个实施例的碳化硅半导体器件的结构的示意截面图。
[0028]图2是示意性示出根据本发明实施例的制造碳化硅半导体器件的方法的流程图。
[0029]图3是示意性示出根据本发明实施例的制造碳化硅半导体器件的方法的第一步骤的示意截面图。
[0030]图4是示意性示出根据本发明实施例的制造碳化硅半导体器件的方法的第二步骤的示意截面图。
[0031]图5是示意性示出根据本发明实施例的制造碳化硅半导体器件的方法的第三步骤的示意截面图。
[0032]图6是示意性示出根据本发明实施例的制造碳化硅半导体器件的方法的第四步骤的示意截面图。
[0033]图7是示意性示出根据本发明实施例的制造碳化硅半导体器件的方法的第五步骤的示意截面图。
[0034]图8是示意性示出根据本发明实施例的制造碳化硅半导体器件的方法的第六步骤的示意截面图。
[0035]图9是示意性示出根据本发明实施例的制造碳化硅半导体器件的方法的第七步骤的示意截面图。
[0036]图10是示意性示出根据本发明实施例的制造碳化硅半导体器件的方法的第八步骤的示意截面图。
[0037]图11是示意性示出根据本发明实施例的制造碳化硅半导体器件的方法的第九步骤的示意截面图。
[0038]图12是示意性示出根据本发明实施例的制造碳化硅半导体器件的方法的第十步骤的示意截面图。
[0039]图13是示意性示出根据本发明实施例的制造碳化硅半导体器件的方法的第十一步骤的示意截面图。
[0040]图14是示意性示出根据本发明实施例的制造碳化硅半导体器件的方法的第十二步骤的示意截面图。
[0041]图15是示意性示出根据本发明实施例的制造碳化硅半导体器件的方法的第十三步骤的示意截面图。
[0042]图16是示意性示出根据本发明实施例的制造碳化硅半导体器件的方法的第十一步骤的变形的示意截面图。
【具体实施方式】
[0043]参考附图，下面将描述本发明的实施例。在下列图中，相同或相应部分用相同的附图标记来指定，且将不再重复其描述。
[0044]首先，将描述根据本实施例的作为碳化硅半导体器件MOSFET 100的结构。参考图1，MOSFET 100主要具有碳化硅衬底10、栅绝缘膜20、栅电极30、层间绝缘膜40、源电极50、源电极互连60、漏电极70和背面保护电极80。碳化硅衬底10包括在其中形成的基底11和外延层12，其中外延层12具有漂移区13、体区14、源区15和p+区16。
[0045]基底11是一种通过包括诸如N (氮)的η型杂质的η型导电性(第二导电类型)的衬底。外延层12是在基底11上形成的外延生长层。与基底11相同，漂移区13是一种通过包括诸如N(氮)的η型杂质的η型导电性的区域，其杂质浓度低于基底11的杂质浓度。
[0046]体区14 (第一杂质区14)包括碳化硅衬底