用于制造具有金属化层的半导体器件的方法
【专利说明】用于制造具有金属化层的半导体器件的方法
[0001]本申请是申请日为2011年7月15日、申请号为201110198319.6以及发明名称为“用于制造具有金属化层的半导体器件的方法”的发明专利申请的分案申请。
技术领域
[0002]本说明书涉及用于制造具有厚金属化的半导体器件的方法的实施例。实施例涉及半导体器件，且在一个实施例中涉及功率半导体器件。
【背景技术】
[0003]为了改善半导体器件的器件特性，已经试图减小尤其是用于功率半导体器件的半导体材料的最终厚度。希望这种器件的半导体芯片具有刚刚足以容纳器件或电路的厚度。
[0004]薄半导体芯片和晶片的制造和处理是复杂的，因为一旦减薄，易碎的半导体材料倾向于破裂。为了改善制造期间减薄的半导体材料的机械稳定性，发展了载体系统。当最终从这种载体系统拆卸薄半导体芯片时，薄芯片可能破碎。
[0005]由于这些和其他原因，对于本发明存在需要。
【附图说明】
[0006]附图被包括以提供对实施例的进一步理解，并结合到本说明书中且构成本说明书的一部分。附图示出了实施例，且与说明书一起用于解释实施例的原理。随着通过参考下面的详细描述更好地理解实施例的很多潜在优势和其他实施例，将容易意识到这些实施例的很多潜在优势和其他实施例。附图的元件没有必要彼此按比例绘制。相同的参考数字表示相应的类似部件。
[0007]图1A至IK示出根据一个实施例用于制造半导体器件的方法的工艺。
[0008]图2示出根据实施例的半导体器件的最终结构。
[0009]图3A至3C示出根据一个实施例用于制造半导体器件的方法的工艺。
[0010]图4A和4B示出根据一个实施例用于制造半导体器件的方法的工艺。
[0011]图5A至5C示出根据一个实施例用于制造半导体器件的方法的工艺。
[0012]图6A至6E示出根据一个实施例用于制造半导体器件的方法的工艺。
[0013]图7A至7E示出根据一个实施例用于制造半导体器件的方法的工艺。
[0014]图8A至SE示出根据一个实施例用于制造半导体器件的方法的工艺。
【具体实施方式】
[0015]在下面的详细描述中，对附图做出参考，附图形成本说明书的一部分且通过可以实践本发明的说明性特定实施例示出。就这方面而言，参考所描述的附图的取向使用诸如“顶”、“底”、“前”、“后”、“前列”、“拖尾”等方向术语。因为实施例的组件可以以很多不同取向布置，方向术语用于说明性目的而绝非限制。应当理解，可以使用其他实施例，且可以在不偏离本发明的范围的条件下做出结构或逻辑变化。因此下面的详细描述并不具有限制意义，且本发明的范围由所附权利要求限定。描述的实施例使用特定语言，其不应被理解为限制了所附权利要求的范围。
[0016]应当理解，除非特别不同声明，此处描述的各个示例性实施例的特征可以彼此组合。例如，作为一个实施例的一部分说明或描述的特征可以与其他实施例的特征结合使用以得出另一实施例。旨在表明，本发明包括这种修改和变化。
[0017]当在本说明书中使用时，术语“横向”旨在描述平行于半导体衬底的主表面的取向。
[0018]当在本说明书中使用时，术语“垂直”旨在描述垂直于半导体衬底的主表面布置的取向。
[0019]在本说明书中，考虑半导体衬底的第二表面由底面或背面表面形成，而考虑第一表面由半导体衬底的上表面、前表面或主表面形成。因此，当在本说明书中使用时，术语“上”和“下”考虑这种取向描述结构特征与另一结构特征的相对位置。
[0020]当在本说明书中使用时，术语“半导体组件”旨在描述在半导体衬底或晶片中和在半导体衬底或晶片上至少部分处理的半导体器件。部分处理意味着半导体器件并未完全完成且需要诸如掺杂区域、接触区域和金属化的形成以及划片的其他工艺来获得可操作的半导体器件。半导体组件典型地包括至少一个掺杂区域和与该掺杂区域电连接的至少一个金属垫。在功率器件的情况中半导体组件包括一同形成功率器件的多个基本相同的单元。
[0021]半导体器件至少是两端器件，示例是功率二极管。半导体器件还可以是诸如功率场效应晶体管(FET)、绝缘栅双极晶体管(IGBT)、结型场效应晶体管(JFET)以及晶闸管等三端器件。半导体器件还可以包括多于三个端子。半导体器件一般可以是任意集成产品，诸如具有多个端子的集成电路和功率器件。
[0022]此处描述的特定实施例涉及但不限于功率半导体器件且尤其是通过场效应控制的器件。
[0023]根据实施例，提供用于制造半导体器件的方法。提供具有第一表面、与第一表面相对的第二表面以及多个半导体组件的半导体衬底。该半导体衬底至少在每个半导体组件的区域具有器件厚度。至少一个金属化层在半导体衬底的第二表面上形成。金属化层具有比半导体衬底的器件厚度大的厚度。半导体衬底沿着相邻半导体组件之间的分离区域被划片以获得分离的半导体器件。
[0024]根据另一实施例，提供半导体器件。该半导体器件包括具有第一表面和与第一表面相对的第二表面的半导体芯片。半导体芯片具有给定厚度。至少一个金属化部分沉积在半导体芯片的第二表面上，其中金属化部分具有比半导体芯片的厚度大的厚度。
[0025]根据另一实施例，提供用于制造半导体器件的方法。提供具有第一表面、与第一表面相对的第二表面以及初始厚度的半导体衬底。半导体衬底的第二表面被机器加工以使得至少在选择区域半导体衬底的初始厚度减小到小于初始厚度的器件厚度。金属化部分在选择区域在半导体衬底的第二表面上形成，使得金属化部分通过分离区域彼此横向地空间隔开。半导体衬底沿着分离区域被划片以获得分离的半导体器件。
[0026]参考图1A至1K，描述用于制造半导体器件的方法的实施例。提供包括第一表面11和与第一表面11相对布置的第二表面12的半导体衬底10。半导体衬底10典型地是半导体晶片且包括在图1A中未示出的多个掺杂区域。示出完成的半导体器件的放大细节的图2包括掺杂区域。掺杂区域例如在第一表面11形成且例如形成二极管的阳极区域。在FET的情况中，掺杂区域可以是本体区域和/或源极区域。
[0027]半导体衬底10可以由适于制造半导体器件的任意半导体材料制成。这种材料的示例包括但不限于:诸如娃(Si)的元素半导体材料；诸如碳化娃(SiC)或娃锗(SiGe)的IV族化合物半导体材料；诸如砷化镓(GaAs )、磷化镓(GaP )、磷化铟(InP )、氮化镓(GaN)、氮化铝镓(AlGaN)、磷化镓铟(InGaP)或磷砷化镓铟(InGaAsP)的二元、三元或四元II1-V族半导体材料以及诸如碲化镉(CdTe)和碲镉汞(HgCdTe)的二元或三元I1-VI族半导体材料等。上述半导体材料也被称为同质结半导体材料。当组合两种不同的半导体材料时，形成异质结半导体材料。异质结半导体材料的示例包括但不限于娃(SixC1 x)和SiGe异质结半导体材料。对于功率半导体应用，当前主要使用S1、SiC和GaN材料。
[0028]金属垫(pad) 13或半导体组件的其他结构可以布置在第一表面11上。金属垫13例如可以是栅极垫结构或源极垫结构。
[0029]半导体衬底或晶片10包括多个普通处理的半导体组件15，即，仍未完成的半导体器件。图1A通过指示在半导体衬底10中形成的若干半导体组件15对此进行示例。在该实施例中，每个半导体组件15包括金属垫结构13。每个金属垫结构13可以包括由相同金属或不同金属构成的一个或更多分离的金属垫。而且，金属垫可以具有不同高度和形状。例如，用作源极金属化的金属垫将典型地比用作栅极金属化的金属垫大。
[0030]根据一个或更多实施例，完成用于在第一表面11形成半导体组件15的结构的处理。这典型地包括金属垫结构13的形成，该结构13将在稍后用作用于结合(bond)引线连接的着陆垫。
[0031]根据一个或更多实施例，半导体组件15也可以是半成品。典型地，已经形成包括位于第一表面11或在第一表面11附近的掺杂区域的大部分所需结构。
[0032]根据一个或更多实施例，载体衬底20可以结合或附着到半导体衬底10的第一表面11。载体衬底20例如可以是平板或平面玻璃晶片，其可以附着到半导体衬底10，尤其是通过诸如粘合箔的粘合剂附着到金属垫结构13。
[0033]载体衬底20将在稍后的工艺中拆卸且因此仅用作临时支撑。就这方面而言，载体衬底20在一个或更多后续工艺期间机械支撑半导体衬底10。而且，载体衬底20还被配置成在这些工艺期间保护第一表面11和半导体组件15。一般地，载体衬底20促进半导体衬底10的处理。
[0034]载体衬底20可以在半导体衬底10已经形成为其最终或器件厚度(也被称为给定厚度)之后结合或附着到半导体衬底10。在典型的应用中，载体衬底20将在减薄半导体衬底10之前附着到半导体衬底10。这将在下面更