一种带包封的芯片封装结构与实现工艺的制作方法
【技术领域】
[0001]本发明涉及一种半导体芯片的晶圆级芯片尺寸封装工艺方法，尤其涉及一种带包封的芯片封装结构与实现工艺。
技术背景
[0002]晶圆级芯片尺寸封装是指整片wafer封装完成后，将wafer切割成单个芯片。分立为单个芯片以后，硅的侧壁及底部都是裸露的，这样与外界直接接触，可能会吸潮、分层或者受到其他损坏，引起一些可靠性问题。
【发明内容】
[0003]为了提升芯片保护等级，阻挡外界物质的侵蚀，减少包封材料CTE差距对芯片造成的影响，本发明提供了一种带包封的芯片封装结构与实现工艺。
[0004]一种带包封芯片封装结构与实现工艺，封装结构包括:芯片单元(9)及包覆芯片单元的第一绝缘层(6)和第二绝缘层(8)，芯片单元(9)的底部及两侧被第二绝缘层(8)包裹，芯片单元(9)的顶部被第一绝缘层(6)包裹；所述芯片单元(9)包括含有集成电路功能层的硅片(I)和氧化层(7)，含有集成电路功能层的硅片(I)位于芯片单元(9)的下方；所述氧化层(7)置于含有集成电路功能层的硅片(I)的上方；所述氧化层(7)中有若干PIN脚(2)，所述PIN脚⑵为金属引脚。
[0005]形成六面包覆结构的工艺流程有如下两种:
[0006]方法一:
[0007]I)提供晶圆；
[0008]2)在晶圆的功能面进行线路引出，形成金属布线层(3)，金属布线层(3)为单层金属或多层金属；若为多层金属，则金属布线层(3)的材质为铝、铜、镍、金中的一种或多种合金;
[0009]3)在相邻芯片之间的切割道(4)之间进行预切割。切割方式为刀切割或激光切割；
[0010]4)在晶圆的功能面填充一层第一绝缘层(6)，同时材料也会填充入切割道(4)内；
[0011]5)在绝缘层刻蚀出植球焊盘并植焊球(5);
[0012]6)将植焊球后的晶圆翻膜后在背面进行研磨，研磨深度超过预切割终点位置；
[0013]8)在晶圆的背面覆盖一层第二绝缘层(8);第二绝缘层(8)与第一绝缘层(6)的材质相同或不同。
[0014]9)将晶圆进行切割分离成单个芯片单元，形成六面包覆结构。
[0015]方法二:
[0016]I)提供晶圆；
[0017]2)对晶圆背面进行减薄；
[0018]3)翻膜后在所述晶圆功能面进行线路引出，形成金属布线层(3)。金属布线层(3)为单层金属或多层金属；若为多层金属，则金属布线层的材质为铝、铜、镍、金中的一种或多种的合金；
[0019]4)在线路层上(3)涂覆一层第一绝缘层(6);
[0020]5)在该绝缘层刻蚀出植球焊盘并植焊球(5);
[0021]6)再次翻I旲后对晶圆进彳丁切割；
[0022]7)在晶圆的背面覆盖一层第二绝缘层(8);同时，也会将切割道(4)进行填充。第二绝缘层(8)的与第一绝缘层(6)的材质相同或不同。
[0023]8)将晶圆进行切割分离成单个芯片单元，形成六面包覆结构。
[0024]第一绝缘层(6)、第二绝缘层(8)的材料为有机材料，如聚酰亚胺(PI)、聚苯并噁唑(PBO)、苯并环丁烯(BCB)。
[0025]第一绝缘层￠)、第二绝缘层(8)的厚度范围由所封装的芯片单元(9)厚度决定。
[0026]在方法一中的步骤3)中预切割的深度为0.1?750 μ m。
[0027]本发明提出的有益效果是:该带包封的芯片封装结构与实现工艺，通过在芯片的四周及上下两面涂覆绝缘层，形成六面包覆结构，此结构可以改善产品生产过程中对硅造成的不良影响，如吸潮、分层或其他破损，提升芯片保护等级，减少包封材料CTE差距对芯片造成的影响。进而改善广品的可靠性，提尚广品良率。
【附图说明】
[0028]图1为带包封的芯片封装结构的截面图。
[0029]图2为带包封的芯片封装结构的俯视图。
[0030]图中:1、含有集成电路功能层的硅片，2、PIN脚，3、金属布线层，4、切割道，5、焊球，6、第一绝缘层，7、氧化层，8、第二绝缘层，9、芯片单元。
【具体实施方式】
[0031]本发明提出一种带包封芯片封装结构与实现工艺，如图1所示，封装结构包括芯片单元(9)及包覆芯片单元的第一绝缘层(6)和第二绝缘层(8)，芯片单元(9)的底部及两侧被第二绝缘层(8)包裹，芯片单元(9)的顶部被第一绝缘层(6)包裹；所述芯片单元(9)包括含有集成电路功能层的硅片(I)和氧化层(7)，含有集成电路功能层的硅片(I)位于芯片单元(9)的下方；所述氧化层(7)置于含有集成电路功能层的硅片(I)的上方；所述氧化层(7)中有若干PIN脚(2)，所述PIN脚⑵为金属引脚。
[0032]如图1?2所示，形成六面包覆结构的工艺流程有如下两种:
[0033]方法一:
[0034]I)提供晶圆；
[0035]2)在晶圆的功能面进行线路引出，形成金属布线层(3)，金属布线层(3)为单层金属或多层金属；若为多层金属，则金属布线层(3)的材质为铝、铜、镍、金中的一种或多种合金;
[0036]3)在相邻芯片之间的切割道⑷之间进行预切割。切割方式为刀切割或激光切割；
[0037]4)在晶圆的功能面填充一层第一绝缘层(6)，同时材料也会填充入切割道(4)内；
[0038]5)在绝缘层刻蚀出植球焊盘并植焊球(5);
[0039]6)将植焊球后的晶圆翻膜后在背面进行研磨，研磨深度超过预切割终点位置；
[0040]8)在晶圆的背面覆盖一层第二绝缘层(8);第二绝缘层(8)与第一绝缘层(6)的材质相同或不同。
[0041]9)将晶圆进行切割分离成单个芯片单元，形成六面包覆结构。
[0042]方法二:
[0043]I)提供晶圆；
[0044]2)对晶圆背面进行减薄；
[0045]3)翻膜后在所述晶圆功能面进行线路引出，形成金属布线层(3)。金属布线层(3)为单层金属或多层金属；若为多层金属，则金属布线层的材质为铝、铜、镍、金中的一种或多种的合金；
[0046]4)在线路层上(3)涂覆一层第一绝缘层(6);
[0047]5)在该绝缘层刻蚀出植球焊盘并植焊球(5);
[0048]6)再次翻I旲后对晶圆进彳丁切割；
[0049]7)在晶圆的背面覆盖一层第二绝缘层(8);同时，也会将切割道(4)进行填充。第二绝缘层(8)的与第一绝缘层(6)的材质相同或不同。
[0050]8)将晶圆进行切割分离成单个芯片单元，形成六面包覆结构。
[0051]以上实施例是参照附图，对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。
【主权项】
1.一种带包封芯片封装结构，其特征在于:该封装结构包括:芯片单元(9)及包覆芯片单元的第一绝缘层(6)和第二绝缘层(8)，芯片单元(9)的底部及两侧被第二绝缘层(8)包裹，芯片单元(9)的顶部被第一绝缘层(6)包裹；所述芯片单元(9)包括含有集成电路功能层的硅片(I)和氧化层(7)，含有集成电路功能层的硅片(I)位于芯片单元(9)的下方；所述氧化层(7)置于含有集成电路功能层的硅片(I)的上方；所述氧化层(7)中有若干PIN脚⑵。2.根据权利要求1所述的一种带包封芯片封装结构，其特征在于:所述PIN脚(2)为金属引脚。3.根据权利要求1所述的一种带包封芯片封装结构，其特征在于:第一绝缘层(6)、第二绝缘层(8)的材料为聚酰亚胺或聚苯并噁唑或苯并环丁烯。4.根据权利要求1所述的一种带包封芯片封装结构，其特征在于:第一绝缘层(6)、第二绝缘层(8)的厚度范围由所封装的芯片单元(9)厚度决定。5.一种基于权利要求1所述的带包封芯片封装结构的实现工艺，其特征在于:形成六面包覆结构的工艺流程如下， 1)提供晶圆； 2)在晶圆的功能面进行线路引出，形成金属布线层(3)，金属布线层(3)为单层金属或多层金属；若为多层金属，则金属布线层(3)的材质为铝、铜、镍、金中的一种或多种合金； 3)在相邻芯片之间的切割道(4)之间进行预切割； 4)在晶圆的功能面填充一层第一绝缘层(6)，同时材料也会填充入切割道(4)内； 5)在绝缘层刻蚀出植球焊盘并植焊球(5); 6)将植焊球后的晶圆翻膜后在背面进行研磨，研磨深度超过预切割终点位置； 8)在晶圆的背面覆盖一层第二绝缘层(8);第二绝缘层(8)与第一绝缘层￠)的材质相同或不同； 9)将晶圆进行切割分离成单个芯片单元，形成六面包覆结构。6.一种基于权利要求1所述的带包封芯片封装结构的实现工艺，其特征在于:形成六面包覆结构的工艺流程如下， 1)提供晶圆； 2)对晶圆背面进行减薄； 3)翻膜后在所述晶圆功能面进行线路引出，形成金属布线层(3); 4)在线路层上(3)涂覆一层第一绝缘层(6); 5)在该绝缘层刻蚀出植球焊盘并植焊球(5); 6)再次翻膜后对晶圆进行切割； 7)在晶圆的背面覆盖一层第二绝缘层(8);同时，也会将切割道(4)进行填充；第二绝缘层(8)的与第一绝缘层(6)的材质相同或不同； 8)将晶圆进行切割分离成单个芯片单元，形成六面包覆结构。7.根据权利要求5所述的带包封芯片封装结构的实现工艺，其特征在于:在步骤3)中预切割的深度为0.1?750 μ m。8.根据权利要求5所述的带包封芯片封装结构的实现工艺，其特征在于:所述步骤3)中的切割方式为刀切割或激光切割。9.根据权利要求5所述的带包封芯片封装结构的实现工艺，其特征在于:金属布线层(3)为单层金属或多层金属；若为多层金属，则金属布线层的材质为铝、铜、镍、金中的一种或多种的合金。
【专利摘要】一种带包封的芯片封装结构与实现工艺，其工艺流程如下：提供晶圆；对晶圆背面进行减薄；翻膜后在所述晶圆功能面进行线路引出，形成金属布线层；在线路层上涂覆一层绝缘层；在该绝缘层上刻蚀出植球焊盘并植焊球；再次翻膜后对晶圆进行切割；在晶圆的背面覆盖一层绝缘层，同时，也会将切割道进行填充；将晶圆进行切割分离成单个芯片，形成六面包覆结构。该带包封的芯片封装结构可以改善产品生产过程中对硅造成的不良影响，如吸潮、分层或其他破损，提升芯片保护等级，减少包封材料CTE差距对芯片造成的影响。进而改善产品的可靠性，提高产品良率。
【IPC分类】H01L21/56, H01L23/31
【公开号】CN105006458
【申请号】CN201510420475
【发明人】秦飞, 别晓锐, 史戈, 安彤, 武伟, 肖智轶
【申请人】北京工业大学
【公开日】2015年10月28日
【申请日】2015年7月16日