半导体中介板及封装结构的制作方法
【技术领域】
[0001]本发明涉及一种半导体中介板及封装结构，尤指一种具有凸块底下金属层的半导体中介板及封装结构。
【背景技术】
[0002]现行的覆晶技术因具有缩小芯片封装面积及缩短讯号传输路径等优点，目前已经广泛应用于芯片封装领域，例如:芯片尺寸构装(Chip Scale Package, CSP)、芯片直接贴附封装(Direct Chip Attached,DCA)以及多芯片模块封装(Mult1-Chip Module,MCM)等型态的封装模块，其均可利用覆晶技术而达到封装的目的。
[0003]于覆晶封装制程中，因芯片与封装基板的热膨胀系数的差异甚大，故芯片外围的凸块无法与封装基板上对应的接点形成良好的接合，使得凸块容易自封装基板上剥离。另一方面，随着集成电路的积集度的增加，因芯片与封装基板之间的热膨胀系数不匹配(mismatch),其所产生的热应力(thermal stress)与翅曲(warpage)的现象也日渐严重,其结果将导致芯片与封装基板之间的电性连接的可靠度(reliability)下降，并造成信赖性测试的失败。
[0004]为了解决上述问题，遂发展出以半导体基材作为中介结构的制程，其通过于一封装基板与一半导体芯片之间增设一娃中介板(silicon interposer),因为该娃中介板与该半导体芯片的材质接近，故可有效避免热膨胀系数不匹配所产生的问题。
[0005]请参阅图1，其为现有具硅中介板的堆栈封装结构的剖视图。如图所示，现有的封装结构除了能避免前述问题外，相较于直接将半导体芯片接置于封装基板的情况，现有的封装结构也可使封装结构的版面面积更加缩小。
[0006]举例来说，一般封装基板最小的线宽/线距只可做到12/12微米，而当半导体芯片的输入输出(I/O)数增加时，由于线宽/线距已无法再缩小，故须加大封装基板的面积以提高布线数量，以便于接置高输入输出(I/o)数的半导体芯片；相对地，由于图1的封装结构是将半导体芯片11接置于一具有娃贯孔(through silicon via, TSV)的娃中介板12上，以该硅中介板12做为一转接板，进而将半导体芯片11电性连接至封装基板13上，而硅中介板12可利用半导体制程做出3/3微米或以下的线宽/线距，故当半导体芯片11的输入输出(1/0)数增加时，该硅中介板12的面积已足够连接高输入输出(1/0)数的半导体芯片
11。此外，因为该硅中介板12具有细线宽/线距的特性，其电性传输距离较短，所以连接于该硅中介板12的半导体芯片11的电性传输速度(效率)也较将半导体芯片直接接置封装基板的速度(效率)来得快。
[0007]因终端产品的体积缩减需求，使得如图1所示的具硅中介板的堆栈封装结构(3D-1C堆栈封装结构)的硅中介板12必须做到轻薄短小，故一般该硅中介板12的厚度在100微米以下(例如50至100微米)；然而，在该硅中介板12的制作过程、将该半导体芯片11接置该硅中介板12上或是将该硅中介板12接置于封装基板13上等过程中，皆会因该硅中介板12太薄而产生翅曲(warpage),造成该半导体芯片11与娃中介板12间的接合用的导电组件14 (例如μ -bump)或该硅中介板12与封装基板13间的接合用的导电组件15 (例如C4bump)在前述导电组件14、15处产生过大应力，而使接合处产生破裂(crack)现象。
[0008]前述破裂现象尤以发生在该导电组件14处最为明显与频繁；此外，该硅中介板12于切单后进行后续制程，而由于会经过热制程或是芯片接着(die bonding)制程等，该硅中介板12周围的应力也会特别大，如此也会造成该硅中介板12翘曲，进而导致终端产品的可靠度问题。
[0009]因此，如何避免上述现有技术中的种种问题，实为目前业界所急需解决的课题。
【发明内容】
[0010]有鉴于上述现有技术的缺失，本发明的目的为提供一种半导体中介板及封装结构，能有效减少应力，以防止半导体中介板翘曲。
[0011]本发明的半导体中介板包括:基板本体，其具有相对的第一表面与第二表面，该第二表面由中间区与围绕该中间区的周围区所组成；多个导电柱，其各嵌埋于该基板本体中且其一端部外露于该第二表面；钝化层，其形成于该第二表面上，且包括一围绕部、多个环状部与多个条状部，该围绕部位于该周围区，该环状部位于该中间区中的导电柱周缘，该条状部并以其两端分别连接二该环状部；以及凸块底下金属(Under Bump Metallurgy,简称UBM)层，其形成于该导电柱的外露端部上，并延伸至位于该外露端部的周缘的环状部上。
[0012]于前述的半导体中介板中，该等条状部以2(n+l)的数量排成多个多边形，η为大于零的正整数，各该多边形的大小相同，各该多边形相连而排列成网状，各该多边形之间仅共享一该环状部，而相连成串，该等多边形呈锯齿状交错排列，该等条状部排成多个正六边形，且各该正六边形由至少六个该条状部所排成。又，η为I至20。
[0013]本发明的半导体中介板中，还包括表面钝化层，其形成于该第二表面上，且位于该钝化层与基板本体之间，该表面钝化层形成于整个该第二表面上，该环状部并外露部分位于该导电柱周缘的该表面钝化层，且该凸块底下金属层还形成于外露的该导电柱周缘的表面钝化层上，形成该表面钝化层的材质为无机材料，形成该钝化层的材质为高分子材料，该环状部的外缘较其上的该凸块底下金属层的外缘突出8至12微米。
[0014]本发明还提供一种封装结构，其包括:半导体中介板，其包括:基板本体，其具有相对的第一表面与第二表面，该第二表面由中间区与围绕该中间区的周围区所组成；多个导电柱，其各嵌埋于该基板本体中且其一端部外露于该第二表面；钝化层，其形成于该第二表面上，且包括一围绕部、多个环状部与多个条状部，该围绕部位于该周围区，该环状部位于该中间区中的导电柱周缘，该条状部并以其两端分别连接二该环状部；及凸块底下金属(Under Bump Metallurgy,简称UBM)层,其形成于该导电柱的外露端部上,并延伸至位于该外露端部的周缘的环状部上；第一电子组件，其接置于该基板本体的第一表面上；以及第二电子组件，其经由该凸块底下金属层接置于该基板本体的第二表面上。
[0015]于前述的封装结构中，该第一电子组件为芯片，该第二电子组件为承载件，该等条状部以2(n+l)的数量排成多个多边形，η为大于零的正整数，各该多边形的大小相同，η为I至20，各该多边形相连而排列成网状，各该多边形之间仅共享一该环状部，而相连成串，该等多边形呈锯齿状交错排列，该等条状部排成多个正六边形，且各该正六边形由至少六个该条状部所排成。
[0016]依上所述的封装结构中，还包括表面钝化层，其形成于该第二表面上，且位于该钝化层与基板本体之间，该表面钝化层形成于整个该第二表面上，该环状部并外露部分位于该导电柱周缘的该表面钝化层，且该凸块底下金属层还形成于外露的该导电柱周缘的表面钝化层上，形成该表面钝化层的材质为无机材料，形成该钝化层的材质为高分子材料，该环状部的外缘较其上的该凸块底下金属层的外缘突出8至12微米。
[0017]由上可知，本发明通过于半导体中介板的受最大应力的周缘形成围绕部，并于半导体中介板的受较小应力的中间区形成环状部与条状部，以降低应力，防止半导体中介板翘曲，并防止凸块底下金属层脱层或其上的导电组件破裂。
【附图说明】
[0018]图1所示者为现有具硅中介板的堆栈封装结构的剖视图。
[0019]图2A与图2B所示者分别为本发明的半导体中介板的俯视图与沿其线AA的局部首1J视图。
[0020]图3A至图3E所示者分别为图2A的中间区的不同实施例。
[0021]图4所示者为本发明的封装结构的剖视图。
[0022]符号说明
[0023]11半导体芯片
[0024]12硅中介板
[0025]13封装基板
[0026]14、15、25、29 导电组件
[0027]20基板本体
[0028]20a 第一表面
[0029]20b 第二表面
[0030]201 中间区
[0031]202 周围区
[0032]21 导电柱
[0033]22 钝化层
[0034]221 围绕部
[0035]222 环状部
[0036]223 条状部
[0037]23、28凸块底下金属层
[0038]24 表面钝化层
[0039]26 线路层
[0040]27 电性连接垫
[0041]30 第一电子组件
[0042]40 第二电子组件
[0043]AA 线
[0044]D 距离。
【具体实施方式】
[0045]以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
[0046]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的用语也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0047]图2A与图2B所示者，分别为本发明的半导体中介板的俯视图与沿其线AA的局部剖视图。如图所示，本发明的半导体中介板包括:基板本体20，其具有相对的第一表面20a与第二表面20b，