半导体封装及其制造方法
【专利说明】半导体封装及其制造方法
[0001]相关申请交叉引用
[0002]本申请主张2014年4月18日申请的韩国专利申请案号10-2014-0046992的优先权，该专利申请案以其整体被纳入作为参考。
技术领域
[0003]本揭露内容的实施例涉及一种半导体封装，并且更具体而言涉及一种半导体封装以及一种制造半导体封装的方法。
【背景技术】
[0004]近来，电子装置已经在尺寸上被缩减并且在效能上加以改良，而且对于移动产品的需求已经增大。因此，对于超小及大容量的半导体封装的需求也已经增大。用于增加一半导体装置的储存容量的技术可包含提高一半导体芯片的集成程度以及在一半导体封装中安装多个半导体芯片。在半导体封装中安装多个半导体芯片通过修改一封装工艺以使得增加该半导体装置的储存容量成为可能的。因此，半导体产业利用一种包含多个半导体芯片的多芯片封装来增加该半导体装置的储存容量。
[0005]用于形成一种多芯片封装的技术可包含安装多个设置在一水平的方向上的芯片以及安装多个设置在一垂直的方向上的芯片。由于需要在尺寸上被缩减的电子装置的特征的缘故，一种包含多个被封装于其中而且在一方向上堆叠的半导体芯片的堆叠类型的多芯片封装可被利用。该堆叠类型的多芯片封装通过在一垂直的方向上堆叠多个半导体芯片来增加在一有限的空间内的密度。
【发明内容】
[0006]各种的实施例针对于半导体封装及其制造方法。
[0007]在某些实施例中，一种半导体封装可包含:其上设置基板垫的封装基板；设置在该封装基板之上的结构；利用黏着构件附接至该结构的半导体芯片，该黏着构件具有被设置于其中的磁性材料层；设置在该半导体芯片的顶表面上的芯片垫；以及连接该基板垫以及该芯片垫的接合导线。
[0008]根据另外的实施例，一种用于制造半导体封装的方法可包含:制备其上设置基板垫的封装基板；在该封装基板之上设置一下方的结构；制备其上设置芯片垫的半导体芯片，该芯片垫被设置在该半导体芯片的边缘部分的顶表面上；利用设置在该半导体芯片以及该下方的结构之间的黏着构件在该下方的结构之上设置该半导体芯片，使得该半导体芯片具有其中该边缘部分从该下方的结构的一侧突出的突出结构，该黏着构件具有被设置于其中的磁性材料层；施加磁场至该磁性材料层以便于支承该半导体芯片；以及在该半导体芯片藉由该磁场支承时，形成接合导线以连接该基板垫以及该芯片垫。
[0009]其中该下方的结构包括另一半导体芯片。
[0010]其中该黏着构件被设置在该半导体芯片的背侧表面上，该背侧表面和该顶表面相反。
[0011 ] 其中该磁性材料层包括铁磁性材料、亚铁磁材料以及石墨烯中的一或多种。
[0012]其中该磁性材料层以格子形状形成，该格子形状中多个由磁性材料所形成的线状图案被配置以彼此交叉。
[0013]其中该磁性材料层包含被设置成靠近该黏着构件的多个边缘的线状边界。
[0014]其中该磁性材料层包含具有表面结构的平板形状。
[0015]其中该半导体芯片的支承包括:使得磁力产生器接触该半导体芯片的顶表面；供应电流至该磁力产生器以产生该磁场；以及利用通过藉由该磁力产生器所产生的该磁场以及在该黏着构件之内的该磁性材料层之间的互动所产生的磁力，来支承该半导体芯片。
[0016]其中该磁力产生器接触具有该突出结构的该半导体芯片的突出的边缘部分。
[0017]其中该磁场的产生和该接合导线的形成同时执行。
[0018]该半导体封装被包括在电子系统中，该电子系统进一步包括:内存；以及通过总线连接至该内存的控制器，其中该内存或该控制器包含该封装。
【附图说明】
[0019]图1是根据本揭露内容的一实施例的一种半导体封装的立体图。
[0020]图2至4展示根据一实施例的设置在黏着构件中的磁性材料层。
[0021]图5描绘一种引线接合工艺。
[0022]图6至11描绘根据一实施例的一种用于制造半导体封装的工艺。
[0023]图12及13描绘根据另一实施例的一种用于制造半导体封装的工艺。
[0024]图14及15描绘根据另一实施例的一种用于制造半导体封装的工艺。
[0025]图16是描绘根据一实施例的一种包含一封装的电子系统的方块图。
[0026]图17是描绘根据一实施例的另一种包含一封装的电子系统的方块图。
【具体实施方式】
[0027]本揭露内容的实施例将会在以下参考所附的图来加以详细地描述。应注意到的是，该图并非精确按照比例的，并且可能为了描述的便利性及清楚起见而在线的厚度或是构件的尺寸上被夸大。再者，如同在此所用的术语藉由考虑该些实施例的功能来加以定义的，并且可能会随着使用者或操作者的习惯或意图而变化。因此，该些术语应该根据在此所阐述的整体揭露内容来加以解释。
[0028]图1是根据本揭露内容的一实施例的一种半导体封装的立体图。该半导体封装100包含一封装基板110、多个基板垫115、第一及第二堆叠的半导体芯片120及130、第一及第二黏着构件125及135、多个芯片垫140、以及一接合导线145。
[0029]该第二黏着构件135被设置在该第一及第二半导体芯片120及130之间，以便于将该第一半导体芯片120接合至该第二半导体芯片130。该第二黏着构件135包含被设置于其中的磁性材料层137。
[0030]该封装基板110可包含一印刷电路板(PCB)或是挠性的PCB，并且可包含被安装于其上的半导体芯片或是集成电路芯片。该封装基板110包含一正面侧以及一面对该正面侧的背面侧。尽管未描绘在图1中，但是该封装基板110可包含被配置于其中的电路布线图案。
[0031]该多个基板垫115被设置在该封装基板110的正面侧上，以将该第一及第二半导体芯片120及130电连接至该封装基板110。该些基板垫115可以通过配置在该封装基板110中的电路布线图案来发送电性信号至该封装基板110的背面侧。该封装基板110可包含用于连接该些电路布线图案的例如是连接贯孔的连接布线(未绘出)。
[0032]描绘在图1中的基板垫115的数目是举例说明的，并且实施例并不限于此。在另一实施例中，基板垫115的数目可以根据该半导体封装的使用来加以调整。该基板垫115可包含一种导电材料，例如是铜(Cu)、镍(Ni)、金(Au)或类似者。
[0033]该第一及第二半导体芯片120及130可被配置在该封装基板110之上。在一实施例中，该第一及第二半导体芯片120及130可以用该第一半导体芯片120利用该第一黏着构件125而附接在该封装基板110之上，并且该第二半导体芯片130利用该第二黏着构件135而附接在该第一半导体芯片120之上的此种方式来加以堆叠。尽管未描绘在图1中，但是额外的半导体芯片可以堆叠在该第二半导体芯片130之上。
[0034]在本实施例中，设置在该第二半导体芯片130之下的结构只有该第一半导体芯片120而已，但是实施例并不限于此。在另一实施例中，设置在该第二半导体芯片130之下的结构可包含一虚拟芯片、或是一例如为阻焊剂层的绝缘层。在又一实施例中，设置在该第二半导体芯片130之下的结构可包含两个或多个半导体芯片。因此，在某些实施例中，两个或多个半导体芯片、两个或多个虚拟芯片、或是两个或多个绝缘层可以独立地堆叠、或是混合的堆叠。
[0035]该第一及第二半导体芯片120及130可以沿着该封装基板110的一第一方向堆叠。在一实施例中，该第一及第二半导体芯片120及130可以用其边缘部分是彼此偏离的此种方式来加以配置。因此，设置在该第一半导体芯片120之上的第二半导体芯片130的边缘部分150并不和该第一半导体芯片120重叠，而是从该第一半导体芯片120的边缘部分在一横向的方向上突出。换