自适应电荷平衡的mosfet技术的制作方法
【专利说明】自适应电荷平衡的MOSFET技术
[0001]相关串请的交叉引用
[0002]本申请与2012年12月31日提交的、序列号为13/732,284的美国专利申请相关并要求其优先权，该美国申请通过引用完全的并入本文。
【背景技术】
[0003]大多数电子电路的重要电路元件是晶体管。有许多的晶体管族，例如双极结型晶体管和场效应晶体管。一个重要的晶体管族是金属氧化物半导体场效应晶体管(MOSFET)。有的MOSFETs供微弱信号应用使用以及其他被设计用于功率应用。普通的功率MOSFET是垂直的或沟槽式M0SFET。参考图1，示出了根据现有技术的基本的沟槽式M0SFET。所示出的沟槽式MOSFET 100的结构通常被称为条形单元M0SFET。条形沟槽式MOSFET 100包括源极接触(未示出)，多个源极区110，多个栅极区115，多个栅极绝缘体区120，多个体区125，漂移区130，漏极区135，以及漏极接触(未示出)。
[0004]体区125被设置在漂移区130之上与漏极区135相对。源极区110、栅极区115和栅极绝缘体区120被设置在体区125内。栅极区115和栅极绝缘体区120形成为大体上平行细长的结构。每个栅极绝缘体区120围绕相应的栅极区115，将栅极区115自其周围的区域110、125、130电性地隔离。栅极区115被耦接，以形成器件100的公共栅极。源极区110形成为沿栅极绝缘体区120的周围大体上平行细长的结构。通过源极接触将源极区110耦接在一起，以形成器件100的公共源极。源极接触也耦接源极区110到体区125。
[0005]源极区110和漏极区135为重掺杂η型(Ν+)半导体，例如掺杂磷或砷的硅。漂移区130是轻掺杂η型(N-)半导体，例如掺杂磷或砷的硅。体区125是P型掺杂半导体，例如掺杂硼的硅。栅极区115是重掺杂η型(Ν+)半导体，例如掺杂磷的多晶硅。栅极绝缘体区120可以是介电层，例如二氧化硅。
[0006]当栅极区115相对于源极区110的电位提高到器件100的阈值电压之上时，则沿栅极绝缘体区120的周边的体区125中产生导电沟道。条形沟槽式MOSFET 100随后将在漏极区135和源极区110之间传导电流，因此，器件100处于导通状态(On-state)。
[0007]当栅极区125的电位降低到阈值电压以下时，沟道不再产生。因此，被施加在漏极区135和源极区110之间的电位差将不会引起电流在其之间流过。因此，器件100处于关闭状态(OFF-state)，并且通过体区125和漏极区135形成的结供应施加在源极和漏极两端的电压。
[0008]条形沟槽式MOSFET 100的沟道宽度是多个源极区110的宽度的函数。因此，条形沟槽式MOSFET 100提供大的沟道宽度与长度比。因此，条形沟槽式MOSFET 100可以被用于功率MOSFET有利于地应用，如脉冲宽度调制(PffM)电压调节器中的开关元件。
[0009]现有技术中，有许多改进的MOSFET被制作以提升器件的性能。例如，沟槽式MOSFET可被修改成包括超结、具有厚氧化物的源极区、结合厚的栅-漏氧化物降低导体路径的漏极，和类似物。
[0010]超结MOSFET可以实现低于硅的对于给定的半无限平面结击穿电压限制的导通状态电阻值。替代的P-η区域的存在允许根据p-n区域的宽度增加漂移区的掺杂。可以通过减少P和η区的宽度以维持低的横向电场的需求来维持击穿电压，增加漂移区的掺杂。然而，由于内置的耗尽区的存在，横向P-n结区域限制可实现的导电的漂移区的宽度。这使得超结MOSFET器件不太有利于低电压功率MOSFETs (例如，30V或更少)，其外延掺杂增量更多，需要看见主要组成沟道电阻的总的导通状态电阻减小。对于高电压功率MOSFETS(例如，150V或者更高)，多个外延或沟槽填充技术被用于制备可替代的p-n区，使实现更深p-n结区的窄的η区宽度更加艰难而且成本昂贵。
[0011]在相对低的电压(例如，150V或者更低)处，为了克服与使用垂直ρη结复出区域(resurface reg1n)相关联的问题，并且能够降低导通电阻使其低于硅的限制，采用使用栅极或者源极被连接到η外延区的屏蔽结构周围来实现额外的η掺杂的横向耗尽。然而，基于这样的屏蔽技术的器件在栅极或源极屏蔽结构和硅之间需要更厚的氧化物层(例如，0.5 μπι或更多)，以达到更高的击穿电压(例如，150V或以上)。沟槽中较薄的氧化物的技术挑战性是利用这种屏蔽技术的显著障碍，其被需要以实现高的击穿电压。此外，屏蔽技术示出低导通状态(on-state)电阻不可避免地增加了器件的电容，因而需要充电来打开和关闭晶体管进而导致增加开关损耗。栅极-至-漏极厚氧化技术经历类似的缺点。其结果是，屏蔽技术的MOSFET被限制为相对低的开关频率(例如，IMHz或更小)。因此，希望具有一种器件结构，即超越超结、屏蔽结构以及栅极-至-漏极厚氧化物晶体管的改进，其实现低导通状态电阻与器件电容的最小增加，以及相对高的击穿电压，即使在结构之间使用较薄的氧化层时。
【发明内容】
[0012]通过参考用于阐述本技术的针对自适应电荷补偿MOSFET器件和制备方法的实施例的下述的描述和附图，可以最好地理解本技术。
[0013]在一个实施例中，自适应电荷补偿的MOSFET器件包括设置于漏极区上的漂移区。设置于所述漂移区上的、与所述漏极区相对的多个体区。设置于所述多个体区上的、与所述漂移区相对的多个源极区，并且其邻近多个栅极结构。多个场板结构中的每个设置于一组体区之间并部分地延伸进入所述漂移区。每个场板结构包括多个场板绝缘体区、多个场板区以及场环区。所述多个场板穿插在所述多个场板绝缘体之间。所述场环区设置于所述多个场板区和相邻组的体区之间，使得第一场板通过源极/体/场板接触连接到所述多个体区和所述多个源极区之间。每个其他场板通过场板绝缘体之间的间隙连接到所述场环。多个栅极结构的每个设置于场板堆叠组之间。每个栅极结构包括多个基本平行的细长的栅极区和多个栅极绝缘体区。所述多个基本平行的细长的栅极区延伸穿过所述多个源极区和体区并部分地进入所述漂移区。所述多个栅极绝缘体区设置于所述多个栅极区的相应的一个和所述多个源极区、所述多个体区以及所述漂移区之间。
[0014]在另一个实施例中，制备自适应电荷补偿MOSFET器件的方法包括形成轻掺杂第一类型掺杂剂的半导体层于重掺杂第一类型掺杂剂的半导体层上。多个场板堆叠沟槽形成于所述轻掺杂第一类型掺杂剂的半导体层中。通过在所述轻掺杂第一类型掺杂剂的半导体层中形成沿着所述场板堆叠沟槽的侧壁的重掺杂第二类型掺杂剂的半导体区来制备场环。通过在所述场板堆叠沟槽中形成第一介电层来制备第一场板绝缘体。通过在所述场板堆叠沟槽中的所述第一场板绝缘体上形成重掺杂第二类型掺杂剂的第一半导体层来制备第一场板，其中所述第一场板的部分连接所述场环的第一部分。通过在所述场板堆叠沟槽中的所述第一场板上形成第二介电层来制备第二场板绝缘体。通过在所述场板堆叠沟槽中的所述第二场板绝缘体上形成重掺杂所述第二类型掺杂剂的第二半导体层，来制备第二场板，其中所述第二场板的部分连接所述场环的第二部分。然后，在所述轻掺杂第一类型掺杂剂的半导体层上形成多个栅极沟槽。通过在所述栅极沟槽中形成介电层来制备栅极绝缘层。通过在所述栅极沟槽中的所述栅极绝缘层上形成重掺杂第一类型掺杂剂的半导体层来制备栅极。通过在与所述重掺杂所述第一类型掺杂剂的半导体层相对以及在所述栅极绝缘层和所述场环之间的所述轻掺杂所述第一类型掺杂剂的半导体层中形成中度掺杂所述第二类型掺杂剂的半导体层来制备体区。可以理解的是，所述轻掺杂第一类型掺杂剂的所述半导体层的剩余部分形成所述漂移区，并且所述重掺杂第一类型掺杂剂的所述半导体层形成漏极区。通过在体区中形成重掺杂所述第一类型掺杂剂的半导体区，以制备源极区，该源极区与所述漂移区相对且邻近所述栅极绝缘层，然而，通过所述体区将源极区与所述场环分开。
_5] 附图简要说明
[0016]在附图的图中，本发明的各个实施例通过举例的方式而非通过限制的方式进行说明，并且在附图中相同的参考标号表示相同的元件，其中:
[0017]图1示出根据常规技术的基本沟槽式MOSFET的横截面透视图；
[0018]图2A示出根据本技术一个实施例的自适应电荷平衡的MOSFET的横截面透视图；
[0019]图2B示出根据本技术一个实施例的、在图2A中的场板结构的扩展视图；
[0020]图3示出根据本技术一个实施例的、半单元结构和掺杂分布的示例性自适应电荷平衡的MOSFET器件的模拟曲线；
[0021]图4示出100V下示例性自适应电荷平衡的MOSFET器件的模拟电位等高线图；
[0022]图5示出击穿下示例性自适应电荷平衡的MOSFET器件的模拟电位等高线图；
[0023]图6示出根据本技术的实施例中、示例性自适应电荷平衡的MOSFET器件的模拟IV曲线；
[0024]图7示出用于常规的屏蔽器件的电场等高线的模拟图；
[0025]图8A和8B示出具有场板的自适应电荷平衡的MOSFET与传统的超结器件的击穿IV的模拟比较图；
[0026]图9A-9E示出根据本技术的一个实施例的、自适应电荷平衡的MOSFET的制备方法的流程图；
[0027]图1OA-1OM示出根据本技术的一个实施例的、在自适应电荷平衡的MOSFET的制备过程中的不同阶段的方框图；
[0028]图11示出根据本技术的另一实施例的、自适应电荷平衡MOSFET的横截面透视图。
【具体实施方式】
[0029]现在将详细地参考本发明的各个实施例，其示例在附图中示出。虽然本发明将结合各种实施例来说明，可以理解，这些各种实施例并非试图将本发明限制于这些实施例。与此相反，本发明旨在覆盖替换，修改和等同，其可以包括根据权利要求解释的本发明的范围内。此外，在本发明的以下详细描述中，阐述了许多具体细节，以便彻底理解本发明。然而，本发明可以在没有这些具体细节的情况下实施。在其他的实施方案中，公知的方法、过程、部件和电路未被详细描述，以免不必要地混淆本发明的各方面。
[0030]在本发明中，反意连接词的使用意在包括连接词。明确或不明确冠词的使用不是为了表明基数。尤其是，提及“该/所述”对象或者“一个”对象预期还表示可能的多个这样的对象中的一个。还应该理解的是，在此使用的语法和术语的目的仅在于描述而不作为限制。
[0031]可以理解，在附图中所示的结构并未按比例绘制。附图是用于说明本发明的实施方案的目的。可以理解，该结构可以具有不同的尺寸，同时绝对和相对的，具有规则或不规则的边缘，边界和/或类似特性，特征，特性和/或参数。
[0032]现在参考图2A，示出根据本技术的一个实施例的自适应电荷平衡的金属氧化物半导体场效应晶体管(MOSFET)的横截面透视图；该MOSFET包括多个源极区210、多个栅极区215、多个栅极绝缘体区220、多个体区225、漂移区230、漏极区235、多个场板堆叠240-280。该MOS