一种制备金属栅极的方法
【技术领域】
[0001]本发明涉及半导体制造领域，特别涉及一种制备金属栅极的方法。
【背景技术】
[0002]随着超大规模集成电路(VLSI，Very Large Scale Integrat1n)和特大规模集成电路(ULSI，ultra large scale integrat1n)的飞速发展，MOS器件的尺寸不断地减小。MOS器件中，在半导体衬底上生长栅绝缘层用于覆盖栅极，一般栅绝缘层材料为绝缘的氧化物，常见的为二氧化硅，也叫栅氧化层，为增加MOS器件的反应速度、提高驱动电流与存储电容的容量，MOS器件中栅氧化层的厚度不断地降低。然而，随之而来的两个问题成为了阻碍集成电路进一步发展的重要因素:漏电和击穿。当技术节点到45纳米以下，传统的多晶硅栅极堆叠结构或者氮氧化硅栅极堆叠结构已经不能满足器件的漏电要求，由于漏电过大导致器件无法正常工作。经过技术人员的持续研究，晶体管的“高介电值栅介质层+金属栅极”堆叠所构成的高介电值金属栅极(High K Metal Gate)能够解决上述问题，从而改善器件的性能。其中的金属栅极的常用后栅工艺(Gate-Last)形成，后栅工艺的基本流程是:首先在半导体衬底中依次形成栅极介质层，然后在栅极介质层上覆盖一层用于制作虚拟栅极的多晶硅层，利用光刻和刻蚀制作形成虚拟栅极，接着在形成了虚拟栅极的半导体衬底上依次沉积氮氧化合物侧墙，并通过干法刻蚀工艺刻蚀侧墙，剩余虚拟栅极两侧竖直方向上的氮氧化合物壁，接着沉积层间介质层(ILD，interlayer dielectric)，使用化学机械抛光工艺对层间介质层进行平坦化至露出虚拟栅极；去除虚拟栅极，形成沟槽，然后在所述沟槽内部形成高介电值栅介质层，再沉积金属层填充所述沟槽形成金属栅。虚拟栅极的材料一般为多晶硅和非晶硅。
[0003]后栅工艺中，虚拟栅极的多晶硅或者非晶硅的晶粒尺寸具有关键的作用，直接影响用于沉积高介电值金属栅的沟槽的侧壁的平整度。在光刻和刻蚀形成虚拟栅极时，虚拟栅极的侧面的平整度能够直接影响沟槽侧壁的平整度，而良好的沟槽侧壁的平整度能够提高器件的漏电等性能。而晶粒尺寸越小，虚拟栅极侧面的平整度越高。综上所述，有必要发明一种能够改善虚拟栅极内晶粒尺寸的处理方法，提高虚拟栅极侧面的平整度。
【发明内容】
[0004]本发明提供一种制备金属栅极的方法，在沉积虚拟栅极的材料层后，对该材料层进行离子注入，减小了该材料层的晶粒尺寸和提高了该材料层的疏松度，使得后续光刻和刻蚀虚拟栅极时，该材料层更容易形成更光滑的表面，提高了虚拟栅极侧面的平整度，并且使得后续干法刻蚀或湿法刻蚀去除虚拟栅极时，该材料层更容易被去除，从而提高了沟槽的平整度和增加虚拟栅极去除的工艺窗口，为制备金属栅极提供了良好的基础。
[0005]为达到上述目的，本发明提供一种制备金属栅极的方法，包括以下步骤:
[0006]步骤一:提供所述半导体衬底；
[0007]步骤二:在经过酸槽清洗后的半导体衬底上依次生长所述二氧化硅层、沉积所述栅极介质层、所述材料层，所述材料层为非晶硅或者多晶硅；
[0008]步骤三:在所述材料层上进行离子注入，注入的离子为Ar+、Xe\ C\ F+、Si\N\ N'Ge\ In+中的任意一种；
[0009]步骤四:将步骤三得到的所述材料层进行光刻和刻蚀形成所述虚拟栅极；
[0010]步骤五:在所述虚拟栅极上沉积氮氧化合物的侧墙，并通过干法刻蚀工艺刻蚀侧墙形成虚拟栅极两侧在竖直方向上的氮氧化合物壁；
[0011 ] 步骤六:在所述虚拟栅极两侧的所述半导体衬底上进行N型和P型掺杂，形成源极和漏极；
[0012]步骤七:在步骤六得到的半导体衬底上沉积层间介质层，并将所述虚拟栅极顶部的所述层间介质层研磨去除；
[0013]步骤八:利用干法刻蚀或湿法刻蚀去除PMOS或者NMOS处的所述虚拟栅极，形成沟槽；
[0014]步骤九:在步骤八得到的半导体衬底上依次沉积功函数金属层、金属阻挡层和金属层，在所述沟槽内形成所述金属栅极。
[0015]作为优选，所述研磨为化学机械抛光工艺。
[0016]作为优选，所述栅极介质层为二氧化硅或者高介电值材料。
[0017]作为优选，当沉积所述材料层为多晶硅时，使用的气体为SiH4或者Si 2H6，沉积气体压力为0.1torr?500torr，沉积温度为590 °C?640 °C。
[0018]作为优选，当沉积所述材料层为非晶硅时，使用的气体为SiH4或者Si 2H6，沉积气体压力为0.1torr?500torr，沉积温度为480 °C?550 °C。
[0019]作为优选，进行Ge+注入时注入能量为6Kev?60Kev，注入剂量为1E14?1E16，注入温度为-100 °C?25 °C。
[0020]作为优选，进行In+注入时注入能量为1Kev?60Kev，注入剂量为1E14?5E15，注入温度为-100 °C?25 °C。
[0021]作为优选，进行Ar+注入时，注入能量为3.3Kev?50Kev，注入剂量为1E14?1E16，注入温度为-100°C?25°C ；
[0022]进行Xe+注入时，注入能量为IlKev?60Kev，注入剂量为1E14?5E15，注入温度为-100。。?25 0C ；
[0023]进行C+注入时，注入能量为IKev?15Kev，注入剂量为1E14?1E16，注入温度为-100。。?25 0C ；
[0024]进行F+注入时，注入能量为1.6Kev?24Kev，注入剂量为1E14?5E15，注入温度为-100。。?25 0C ；
[0025]进行Si+注入时，注入能量为IKev?25Kev，注入剂量为1E14?1E16，注入温度为-100。。?25 0C ；
[0026]进行N+注入时，注入能量为IKev?15Kev，注入剂量为1E14?1E16，注入温度为-100。。?25 0C ；
[0027]进行N2+注入时，注入能量为2Kev?30Kev，注入剂量为1E14?5E15，注入温度为-100。。?25 0C ο
[0028]作为优选，所述半导体衬底为具有浅沟槽隔离结构、P阱结构和N阱结构的CMOS晶片。
[0029]与现有技术相比，本发明的有益效果是:本发明提供一种制备金属栅极的方法，在已经依次生长了二氧化硅层、沉积了栅极介质层的半导体衬底上沉积用于制作虚拟栅极的材料层，所述材料层的材料为多晶硅或者非晶硅，在所述材料层上进行离子注入，注入的离子为Ar+、Xe\ C\ F\ Si\N\ N2+、Ge\ In+中的任意一种，然后将所述材料层光刻和刻蚀形成所述虚拟栅极，并制备所述金属栅极。这种方法在沉积虚拟栅极的材料层后，对该材料层进行离子注入，减小了该材料层的晶粒尺寸和提高了该材料层的疏松度，使得后续光刻和刻蚀虚拟栅极时，该材料层更容易形成更光滑的表面，提高了虚拟栅极侧面的平整度，并且使得后续干法刻蚀或湿法刻蚀去除虚拟栅极时，该材料层更容易被去除，从而提高了沟槽的平整度和增加虚拟栅极去除的工艺窗口，为制备金属栅极提供了良好的基础。
【附图说明】
[0030]图1为本发明提供的表面处理方法流程图；
[0031]图2为本发明在半导体衬底上沉积材料层后的剖视图；
[0032]图3为本发明对材料层进行离子注入的剖视图；
[0033]图4为本发明形成虚拟栅极后的剖视图；
[0034]图5为本发明在半导体衬底上沉积层间介质层后的剖视图；
[0035]图6为本发明形成沟槽后的剖视图；
[0036]图7为本发明PMOS金属栅极和NMOS金属栅极形成后的剖视图。
[0037]图中:1-半导体衬底、2-二氧化娃层、3-栅极介质层、4-材料层、5-注入的离子、6-虚拟栅极、7-氮氧化合物壁、8-层间介质层、9-源极、10-漏极、11-沟槽、12-功函数金属层、13-金属阻挡层、14-金属层、15-金属栅极。
【具体实施方式】
[0038]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0039]请参照图1，本发明提供一种制备金属栅极的方法，包括以下步骤:
[0040]步骤一:提供半导体衬底1，较佳地，半导体衬底I为具有浅沟槽隔离结构、P阱结构和N阱结构的CMOS晶片；
[0041]步骤二:在半导体衬底I使用酸槽清洗，酸槽是指酸性槽液，主要用于清洗半导体衬底I上的金属离子，请参照图2，接着依次生长二氧化硅层2、沉积栅极介质层3、材料层4，这里生长的二氧化硅层2是一种超薄层，也可以用氮氧化硅层代替，这层超薄层用于抑制半导体衬底I与栅极介质层3反应生成的界面层。
[0042]这里的栅介质层3可以使用具有高介电值的Hf基、Zr或Al的氧化物。在MOS器件中，栅极介质层3是用于隔绝栅极和沟道的介质层之一，采用绝缘材料制成。
[0043]这里的材料层4采用非晶硅或者多晶硅，常见的采用非晶硅，主要用于制备虚拟栅极6。
[0044]当沉积所述材料层4为多晶硅时，使用的气体为SiH4或者Si 2H6，沉积气体压力为0.1torr ?500torr，沉积温度为 590 °C ?640 °C。
[0045]当沉积所述材料层4为非晶硅时，使用的气体为SiH4或者Si 2H6，沉积气体压力为0.1torr ?500torr，沉积温度为 480 °C ?550 °C。
[0046]步骤三:请参照图3，在材料层4上进行离子注入，注入的离子5为Ar+、Xe+、C+、F+、Si+、N+、N2+、Ge+、In+中的任意一种。
[0047]用于离子注入的注入装置上的参数