薄膜晶体管以及像素结构的制作方法
【专利说明】
【技术领域】
[0001]本发明是有关于一种薄膜晶体管以及像素结构，且特别是有关于一种显示面板的薄膜晶体管以及像素结构。
【【背景技术】】
[0002]随着现代信息科技的进步，各种不同规格的显示器已被广泛地应用在消费者电子产品的屏幕的中，例如手机、笔记型电脑、数字相机以及个人数字助理(PDAs)等。在该多个显示器中，由于液晶显示器(liquid crystal displays, IXD)及有机电激发光显示器(Organic Electroluminesence Display, OELD或称为0LED)具有轻薄以及消耗功率低的优点，因此在市场中成为主流商品。LCD与OLED的制程包括将半导体元件阵列排列于基板上，而半导体元件包含薄膜晶体管(thin film transistors, TFTs)。
[0003]传统上来说，薄膜晶体管包括顶栅型薄膜晶体管(top-gate TFTs)以及底栅型薄膜晶体管(bottom-gate TFTs)。上述薄膜晶体管包含半导体层作为有源层或通道层，因此，若受到外部光源(例如是:背光源)的照射，则TFTs的半导体层很容易产生因照光而引致的漏电流(photo-1nduced current leakage)。其中，因照光而引致的漏电流不但会影响薄膜晶体管元件本身的效能，且会在画面显示时发生相互串扰(cross-talk)的问题，导致显示器的显示品质下降。
【
【发明内容】
】
[0004]本发明提供一种薄膜晶体管以及一种像素结构，其可以避免传统TFTs的半导体层很容易产生因照光而产生漏电流问题。
[0005]本发明的薄膜晶体管包括栅极、栅绝缘层、有源层、欧姆接触层、源极以及漏极。栅极具有凹陷结构。栅绝缘层位于栅极上，并顺应性地覆盖凹陷结构。有源层位于栅绝缘层上，其中有源层位于栅极的凹陷结构内且未延伸至凹陷结构的外部。欧姆接触层位于有源层上，且暴露出部分的有源层。源极以及漏极，位于欧姆接触层的上方。
[0006]本发明另提供一种像素结构，包括数据线、扫描线、薄膜晶体管、保护层以及像素电极。薄膜晶体管如上所述。上述的薄膜晶体管电性连接数据线以及扫描线。保护层位于源极与漏极的上方，其特征在于，保护层具有开口，以暴露出漏极。像素电极位于保护层的上方，且像素电极经由开口与漏极电性连接。
[0007]基于上述，在本发明的薄膜晶体管中由于有源层位于栅极的凹陷结构内，且并未延伸至栅极的凹陷结构之外部，可阻挡外部光源(例如是:背光源)照射到有源层。因此，本发明的薄膜晶体管可避免因照光而引致的漏电流的产生。
[0008]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【【附图说明】】
[0009]图1A至图5A是本发明的一实施例的像素结构的制造流程的上视示意图。
图1B至图5B分别是对应图1A至图5A的剖面线1_1’的制造流程示意图。
图6是本发明的另一实施例的薄膜晶体管的剖面图。
图7是本发明的另一实施例的薄膜晶体管的剖面图。图8是本发明的另一实施例的薄膜晶体管的剖面图。
【符号说明】
[0010]100、200、300、400:薄膜晶体管 110、210、310、410:基板 120、220、320、420:栅极 125、225、325、425:凹陷结构 125B、225B、325B、425B:凹陷结构的底部 125W、225W、325W、425W:凹陷结构的侧壁 130、230、330、430:栅绝缘层 140、240、340、440:有源层
150、250、350、450:欧姆接触层
160:保护层
C:开口
CL:共用线
Dr:凹陷结构的厚度
Da:有源层的厚度
D1:栅绝缘层的厚度
De:栅极未设置有凹陷结构处的厚度
Dbm:位于凹陷结构的底部下方的栅极的厚度
D。:欧姆接触层的厚度
D:漏极
DL:数据线
1-1’:剖线
PE:像素电极
S:源极
SL:扫描线
【实施方式】
[0011]本发明的薄膜晶体管可应用于显示面板的像素结构的中，因此，为了详细地说明本发明的薄膜晶体管的设计，以下的说明是以具有本发明的薄膜晶体管的单一像素结构为例，以文字并配合所附图式来作说明。
[0012]图1A至图5A是本发明的一实施例的薄膜晶体管以及具有上述薄膜晶体管的像素结构的制造流程的上视示意图。图1B至图5B分别是图1A至图5A的剖线1_1’的剖面制造流程示意图。以下将依序说明本发明的薄膜晶体管以及像素结构的制程流程。
[0013]请同时参照图1A以及图1B，提供一基板110。基板110的材质可为玻璃、石英、有机聚合物、或是其它可适用的材料。
[0014]在基板110上形成栅极120、扫描线SL以及共用线CL。栅极120具有凹陷结构125，且凹陷结构125具有一底部125B以及一侧壁125W。栅极120未设置有凹陷结构处具有厚度Dti，且厚度Dti等于或是大于0.525微米；位于凹陷结构的底部下方的栅极120具有厚度Dbm，且厚度Dbm等于或是大于0.050微米。凹陷结构125具有深度D R，且深度Dr等于或是大于0.475微米，且等于或是小于0.675微米，如图1B所示。在本实施例中，上述的栅极120、扫描线SL以及共用线CL以及凹陷结构125的制造方法例如是先形成一金属材料层(未绘示)于基板110上，在对其进行图案化制程以形成栅极120、扫描线SL以及共用线CL ;紧接着，对栅极120进行另一图案化制程以形成凹陷结构125。上述图案化制程例如是光刻蚀刻制程，但本发明不限于此。栅极120、扫描线SL以及共用线CL的材料包含金属、金属氧化物、有机导电材料或上述的组合。
[0015]在本实施例的像素结构中，扫描线SL与栅极120电性连接，且扫描线SL与共用线CL彼此分离，如图1A所示。在其它实施例中，扫描线SL以及共用线CL可以是位于相同或不相同的膜层，且两者之间彼此电性绝缘且不重叠。
[0016]接着，在基板110上形成栅绝缘层130，且栅绝缘层130配置于栅极120的上，且顺应性地覆盖凹陷结构125。其中，如图1B所示，栅绝缘层130具有厚度D1，且厚度D1等于或大于0.350微米且等于或小于0.450微米。在本实施例中，栅绝缘层130的材料包含无机材料(例如:氧化娃、氮化娃、氮氧化娃、其它合适的材料、或上述至少二种材料的堆叠层)、有机材料、或其它合适的材料、或上述的组合。
[0017]请同时参照图2A以及图2B，在栅绝缘层130上形成有源层140。有源层140位于栅极120的凹陷结构125内，且有源层140未延伸至凹陷结构125的外部。其中，如图2B所示，有源层140具有厚度Da，且厚度Da等于或大于0.125微米且等于或小于0.165微米。有源层140的形成方法例如是透过化学气相沉积(Chemical Vapor Deposit1n, CVD)或是其他合适的制程，先形成有源材料层(未绘示出)，之后再透过图案化制程以定义出图案而形成有源层140。上述图案化制程例如是光刻蚀刻制程，但本发明不限于此。有源层140可为金属氧化物半导体材料、多晶硅、非晶硅或是其他合适的半导体材料，上述金属氧化物半导体材料例如是氧化铟镓锌(Indium-Gallium-Zinc Oxide, IGZ0)、氧化锌(ZnO)氧化锡(SnO)、氧化铟锌(Indium-Zinc Oxide, ΙΖ0)、氧化嫁锌(GalIium-Zinc Oxide, GZ0)、氧化锌锡(Zinc-Tin Oxide, ΖΤ0)或氧化铟锡(Indium-Tin Oxide, ΙΤ0)。
[0018]请同时参照图3A以及图3B，在有源层140上形成欧姆接触层150，且欧姆接触层150暴露出部分的有源层140。其中，欧姆接触层150具有厚度D。，且厚度D。等于或大于0.040微米且等于或小于0.060微米，如图3B所示。在本实施例中，欧姆接触层150位于栅极120的凹陷结构125内且未延伸至凹陷结构125的外部，但本发明不以此为限。欧姆接触层150的形成方法例如是透过化学气相沉积(Chemical Vapor Deposit1n, CVD)或是其他合适的制程，先形成一材料层(未绘示)，之后在对其进行图案化制程以形成欧姆接触层150。上述图案化制程例如是光刻蚀刻制程，但本发明不限于此。欧姆接触层150的材料可以是包含含有掺杂物(dopant)的金属氧化物半导体材料、含有掺杂物的多晶硅、含有掺杂物的非晶硅或是其他合适的含有掺杂物的半导体材料、或其它合适的材料、或上述的组合。
[0019]请同时参照图4A以及图4B，在基板110上形成数据线DL，且在