一种双金属栅极的形成方法
【技术领域】
[0001]本发明属于半导体制造技术领域，涉及一种双金属栅极的形成方法。
【背景技术】
[0002]半个多世纪以来，集成电路(IC)制造技术一直遵循着摩尔定律，实现集成密度每1.5年翻一番，相应地，金属-氧化物-半导体场效应管(MOSFET)的尺寸持续缩小，且栅极氧化层的厚度也不断减薄。然而进入45nm技术节点，传统的S12栅极氧化层的厚度已接近物理极限，出现严重的可靠性问题，业界开始采用S1N代替S12，将传统的栅极结构延续至32nm技术代。但进入28nn技术节点，S1N栅极氧化层已无法满足高性能器件要求，只能应用于一些低端的低功耗器件。为了维持摩尔定律，在28nm及以下的技术代，业界普遍采用高介电常数介质(High-k)材料，它拥有高的介电常数，同时具有类似Si02的优越性能。新材料的引入总会带来一定风险，High-k材料与传统栅电极材料(多晶娃)并不兼容，采用金属代替多晶硅作为栅电极可进一步提高器件性能。HKMG(high-k绝缘层+金属栅极)技术有效支持CMOS技术向28nm及以下技术代前进。
[0003]实现HKMG结构主要有两大技术阵营，即前栅极(Gate-first)工艺和后栅极(Gate-last)工艺。前栅极工艺先沉积高介电常数介质和金属电极，再进行源/漏区离子注入和随后的高温激活工艺，与传统CMOS集成方案一致，但高温工艺会引起金属电极的有效功函数改变，增加控制阈值电压的难度；而后栅极工艺先完成源/漏区高温工艺再沉积金属电极，可以有效控制阈值电压，但其引入了牺牲栅电极技术，工艺集成过于复杂，成本太尚O
[0004]为了满足高性能器件的技术要求，与传统CMOS工艺一致的前栅极工艺采用了较为复杂的覆盖层(Capping layer)技术，同时在钽合金电极基础上采用注入参杂技术来调节有效功函数，这些技术的引入不仅增加了工艺集成难度和工艺成本，而且仍无法满足器件进一步缩小后对阈值电压的要求。前栅极工艺可作为32nm至28nm技术代的过渡技术，但不具备进一步技术延伸的能力。
[0005]后栅极工艺类似大马士革技术，先完成了所有前道器件工艺；再沉积金属前介质；然后采用化学机械抛光工艺使多晶硅栅极暴露出来，采用刻蚀工艺将多晶硅去除；接着进行高介电常数介质和金属电极的沉积工艺；最后采用化学机械抛光工艺将表面金属磨掉，实现金属栅极之间的隔离。该技术方案避开了高温激活工艺，栅电极的功函数由金属材料及其沉积工艺决定，可以分别对PMOS和NMOS采用不同的金属电极，获得最佳的阈值电压控制。采用后栅极工艺制造的芯片，功耗更低、漏电更少，高频运行状态也更稳定，因此，业界已经公认后栅极技术方案具备可持续应用潜力，满足28nm及以下技术代、甚至新器件结构FinFET的技术要求。
[0006]双金属电极的形成工艺是后栅极工艺中的难点之一，专利号为US201414325787的美国专利提出了两种类的工艺集成方案:
[0007]第一类工艺集成方案采用金属反刻蚀技术，在已经暴露出多晶硅栅极的前道硅片上，采用刻蚀工艺将多晶硅去除；沉积一层高介电常数介质；再沉积第一种金属电极，采用光刻、刻蚀工艺将除第一栅极区外的其他区域的金属去除；然后沉积第二种金属电极；并采用填充金属填满栅极沟槽；最后采用化学机械抛光将表面的金属全部去除，形成分离的第一栅极区和第二栅极区。该技术方案的金属反刻蚀技术较难控制，刻蚀量不够会形成金属残留，影响第二栅极区的有效功函数，刻蚀量过多容易对High-k介质造成损伤，引起可靠性问题。此外，第一栅极区的金属膜层更加复杂，金属填充工艺窗口相对更小，工艺可控性更差。
[0008]第二类工艺集成方案采用光刻胶保护技术，在已经暴露出多晶硅栅极的前道硅片上，采用光刻胶将第二栅极区保护，采用刻蚀工艺将第一栅极区的多晶硅去除；沉积一层高介电常数介质和第一种金属电极，并采用填充金属填满栅极沟槽，再采用化学机械抛光将表面的金属全部去除，以形成第一栅极区；然后采用刻蚀工艺将第二栅极区的多晶硅去除，沉积一层高介电常数介质和第二种金属电极，并采用填充金属填满栅极沟槽，再采用化学机械抛光将表面的金属全部去除，以形成第二栅极区。该技术方案的工艺集成难度降低，但工艺步骤增多，成本较高，不利于产业化大生产。
[0009]综上所述，本领域技术人员亟需提供一种双金属栅极的形成方法，对上述第二类工艺集成方案进行优化，减少工艺步骤，降低成本以及工艺集成难度，有利于量产应用。
【发明内容】
[0010]本发明所要解决的技术问题是提供一种双金属栅极的形成方法，减少工艺步骤，降低成本以及工艺集成难度，有利于量产应用。
[0011]为了解决上述技术问题，本发明提供了一种双金属栅极的形成方法，包括以下步骤:
[0012]步骤S01、提供一个已完成前道工艺集成的硅片，将金属前介质层减薄，直至暴露出第一多晶硅栅极以及第二多晶硅栅极；
[0013]步骤S02、去除第一多晶硅栅极、第二多晶硅栅极以及其下方的栅极氧化层，形成第一栅极沟槽以及第二栅极沟槽；
[0014]步骤S03、在硅片表面沉积一均匀厚度的高介电常数介质层，并将有机物填充至第一栅极沟槽以及第二栅极沟槽内，直至硅片表面覆盖有机物；
[0015]步骤S04、去除硅片表面以及第一栅极沟槽内的有机物，并保留第二栅极沟槽内的有机物；
[0016]步骤S05、在硅片表面沉积第一金属电极层，然后采用第一金属填充物填充至第一栅极沟槽内并覆盖硅片表面；
[0017]步骤S06、将硅片表面覆盖的第一金属填充物以及第一金属电极层去除，直至暴露出第二栅极沟槽内填充的有机物；
[0018]步骤S07、去除第二栅极沟槽内填充的有机物，在硅片表面沉积第二金属电极层，然后采用第二金属填充物填充至第二栅极沟槽内并覆盖硅片表面；
[0019]步骤S08、去除硅片表面的第二金属填充物以及第二金属电极层，直至暴露第一金属栅极以及第二金属栅极。
[0020]优选的，所述步骤SOl中，所述硅片具有NMOS晶体管和PMOS晶体管，所述NMOS晶体管为第一栅极区，具有第一多晶硅栅极，所述PMOS晶体管为第二栅极区，具有第二多晶硅栅极。
[0021]优选的，所述步骤S02中，采用干法刻蚀工艺去除第一多晶硅栅极以及第二多晶硅栅极，然后采用湿法刻蚀工艺去除所述栅极氧化层。
[0022]优选的，所述步骤S03中，所述高介电常数介质层形成后，在其表面继续沉积一金属保护层。
[0023]优选的，所述步骤S03中，所述有机物为含有C、H、O元素的聚合物，具有可流动性。
[0024]优选的，所述步骤S03中，采用旋涂工艺在硅片表面涂布一层均匀的有机物，以使所述有机物流入第一栅极沟槽和第二栅极沟槽内并将其填满。
[0025]优选的，所述步骤S04中，采用湿法刻蚀工艺或干法刻蚀工艺去除硅片表面以及第一栅极沟槽内的有机物；所述步骤S07中，采用湿法刻蚀工艺去除第二栅极沟槽内的有机物。
[0026]优选的，所述步骤S05中，第一金属电极层的材质为功函数接近导带的单质金属、合金或多种金属复合层；所述步骤S07中，第二金属电极层的材质为功函数接近价带的单质金属、合金或多种金属复合层。
[0027]优选的，采用磁控溅射工艺或原子层沉积工艺沉积所述第一金属电极层以及第二金属电极层。
[0028]优选的，所述步骤S05中第一金属填充物以及步骤S07中第二金属填充物的材料为W或Al。
[0029]与现有的方案相比，本发明提供了一种双金属栅极的形成方法，同时对第一多晶硅栅极以及第二多晶硅栅极进行去除工艺，接着同时在第一栅极沟槽以及第二栅极沟槽内进行高介电常数介质层的沉积工艺，从而保证了栅极尺寸、栅极形貌和栅极氧化层的一致性；此外，采用有机物填充技术将第二栅极沟槽填满并保护起来，并完成第一栅极沟槽的金属电极工艺，再将第二栅极沟槽内的有机物去除，并完成第二栅极沟槽的金属电极工艺，其工艺集成难度较低，且对栅极形貌和高介电常数介质层的负面影响较小。本发明对现有