一种金属互连可靠性的检测结构及检测方法

文档序号:9378066阅读:543来源:国知局
一种金属互连可靠性的检测结构及检测方法
【技术领域】
[0001]本发明涉及半导体领域,具体地,本发明涉及一种金属互连可靠性的检测结构及检测方法。
【背景技术】
[0002]随着半导体技术的不断发展,集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以及提高它的速度来实现的。目前,当追求高器件密度、高性能和低成本的半导体工业进入到纳米技术工艺节点时,给制造和设计等诸多方面带来很大挑战。
[0003]伴随超大规模集成电路(UltraLarge Scale Integrated circuit, ULSI)尺寸的不断缩小,半导体器件中介电层的尺寸也不断缩小,以获得更高的性能,当在器件上施加恒定的电压,使器件处于应力状态经过一段时间后,介电层就会击穿,这期间经历的时间就是介电层在该条件下的寿命,也就是一般所说的与时间相关电介质击穿(time dependentdielectric breakdown, TDDB),所述TDDB是衡量所述介电层可靠性的关键因素之一。
[0004]现有技术中金属层-氧化物-金属层电容结构(metal oxide metal cap)通常用来评价器件后段制程(BEOL)中介电层(ILD)的可靠性,如图1a和Ib所示,其分别用来评价线间(inter-line)介电层(图1a)以及层间(inter-level)(图1b)介电层的可靠性,所述检测结构虽然能够很好地检测介电层的可靠性,但是不能评价介电层中通孔的可靠性,特别是当所述通孔出现过蚀刻(Via over etch)现象时,如图1c所示,很容易和下层的金属层形成电连接,造成器件性能的下降或者是失效。
[0005]因此,现有技术中虽然有金属层-氧化物-金属层电容结构(metal oxide metalcap)的检测结构,但是所述检测结构存在很多弊端,例如不能对通孔的可靠性进行检测,所以需要对所述检测结构进行改进,以便消除上述弊端。

【发明内容】

[0006]在
【发明内容】
部分中引入了一系列简化形式的概念,这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
[0007]本发明为了克服目前存在问题,提供了一种金属互连可靠性的检测结构,包括彼此相连的金属层-氧化物-金属层电容结构和二极管结构;
[0008]其中,所述金属层-氧化物-金属层电容结构包括由多个金属层和通孔交替层叠构成的第一结构单元、第二结构单元和第三结构单元,以及位于所述结构单元之间的氧化物介电层,其中所述第一结构单元和所述第二结构单元以及位于两者之间的氧化物介电层构成用来检测所述介电层的可靠性的金属层-氧化物-金属层电容结构,所述第二结构单元和所述第三结构单元以及位于两者之间的氧化物介电层构成用来检测所述第二结构单元中的通孔可靠性的金属层-氧化物-金属层电容结构;
[0009]所述二极管结构的正极与所述第一结构单元相连,所述二极管的负极与所述第三结构单元相连。
[0010]作为优选,在所述金属层-氧化物-金属层电容结构中,位于同一层的所述用来检测所述介电层可靠性的金属层分别连接于沿与所述金属层延伸方向相垂直的方向上延伸的连接线,从而构成平面梳状结构,其中位于同一层的所述金属层形成为若干间隔设置的梳齿。
[0011 ] 作为优选,在所述第三结构单元中,所述若干金属层从下往上长度依次减小,形成台阶形结构,所述台阶形结构的边缘通过所述通孔连接。
[0012]作为优选,所述第二结构单元包括第一部分和第二部分,其中所述第一部分位于靠近所述第一结构单元的一侧,该侧的所述金属层长短交替设置,与所述第一结构单元中的金属层上下相互交错,构成用来检测所述介电层的可靠性的所述金属层-氧化物-金属层电容结构;
[0013]所述第二部分位于靠近所述第三结构单元的一侧,该侧的所述金属层从下往上呈与所述第三结构单元相匹配的倒台阶形结构,构成用来检测所述各通孔可靠性的金属层-氧化物-金属层电容结构,所述倒台阶形结构中的各通孔位于所述第三结构单元中各金属层的上方。
[0014]进一步,所述第一部分中各金属层之间形成有通孔,所述通孔形成通孔连接阵列,用于连接;
[0015]所述倒台阶形结构中的各通孔形成通孔测试阵列,用于检测通孔互连的可靠性。
[0016]作为优选,所述第一结构单元中的通孔和所述通孔连接阵列中的通孔之间距离为10?100um ;所述通孔连接阵列中的通孔和所述通孔测试阵列中的通孔之间距离为I?10um0
[0017]作为优选,在所述第一结构单元中,所述金属层从下往上由长度较短的金属层和长度较长的金属层交替设置,与所述第二结构单元中的各金属层上下相互交错。
[0018]作为优选,所述测试结构还包括第一测试终端、第二测试终端和第三测试终端,分别与所述第一结构单元、所述第二结构单元和所述第三结构单元相连接。
[0019]作为优选,所述二极管选用肖特基势垒二极管。
[0020]本发明还提供了一种基于所述检测结构的测试方法,包括:
[0021]步骤:在所述第一结构单元和所述第二结构单元上施加应力,所述第三结构单元浮置,所述二极管结构导通,施加应力至所述介电层被击穿;
[0022]步骤:测量所述第二结构单元和所述第三结构单元之间的漏电流,以测试所述介电层的可靠性和所述通孔的可靠性。
[0023]作为优选,在所述步骤中:
[0024]若所述漏电流较高,所述通孔存在过蚀刻问题;
[0025]若所述漏电流较低,所述介电层存在问题。
[0026]本发明所述检测结构改变了现有技术中的MOM结构,将所述MOM结构分成3个不同形态的结构单元,通过所述设置不仅可以测试介电层的可靠性,例如层间介电层、线间介电层,还可以测试所述金属互连结构中通孔的可靠性,以提高所述检测结构的效率和准确性。
[0027]所述检测结构的工作原理为:在所述第一结构单元和所述第二结构单元上施加应力,所述检测结构处于应力状态,所述第三结构单元浮置,所述二极管结构导通,施加应力至所述介电层被击穿,测试所述介电层的可靠性;在施加应力之后,所述检测结构处于测试状态,所述二极管结构断开,测试所述第二结构单元和所述第三结构单元之间的漏电流,测试所述通孔的可靠性。
【附图说明】
[0028]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的装置及原理。在附图中,
[0029]图1a-1b为现有技术中MOM检测结构的结构示意图;
[0030]图1c为现有技术中MOM检测结构中的通孔出现过蚀刻现象时的结构示意图;
[0031]图2a_2b为本发明一具体地实施方式中MOM检测结构的结构示意图;
[0032]图2c为本发明一具体地实施方式中MOM检测结构中的通孔出现过蚀刻现象时的结构示意图。
【具体实施方式】
[0033]在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
[0034]应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0035]应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0036]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1