Mos晶体管器件及其制作方法
【技术领域】
[0001]本申请涉及半导体制造技术领域，具体而言，涉及一种MOS晶体管器件及其制作方法。
【背景技术】
[0002]MOSFET (金属氧化物半导体场效应晶体管)作为一种基本的半导体单元结构，在电源管理芯片(power management IC)中应用广泛。由于电源管理芯片的功能需要，应用于其中的MOS晶体管需要具有较大的通电电流和较低的导通电阻(Ron)，通过减小Ron，可增加在给定时间段内MOS开关的次数，并且因此可获得更高的处理速度和每个开关事件更低的能量消耗。
[0003]目前，普遍认为MOS晶体管的沟道长度和沟道宽度与导通电阻的大小密切相关，较大的宽度导致较小的Ron，较小的长度导致较小的Ron。其中图1-A和1-B示出了一种常规的MOS晶体管器件的结构示意图，其中，衬底100’上设置有栅极结构200’、浅沟槽隔离结构300’、源极500’和漏极600’，且栅极结构200’的侧壁上设置有侧墙400’。然而，在减小Ron时，如果MOS沟道宽度增加，则MOS的面积可能增加，增加的MOS面积可导致在芯片在相同面积中具有较小计算能力，或者导致芯片更大，增加制造成本。申请号为200780051901.1的中国专利申请公开了一种减小Ron的技术，该技术包括镜像化两个基本MOS结构，使每个结构的漏极区重叠，进而增加了沟道的有效宽度，进而在降低了 Ron的同时，保持结构的总面积不变，并以此为基础申请了一系列相关专利。但是该技术的实施流程复杂，使整个MOS晶体管的结构也变得较为复杂。
[0004]此外，在对导通电阻进行模拟计算后，发现硅衬底中本身也存在导通电阻，因此也有技术人员采用减薄硅衬底的方式减小导通电阻，如申请号为201110305952.0的中国专利申请中记载的功率MOS晶体管器件及其制备方法。但是该制备方法流程复杂且硅衬底的减薄后对器件的其他功能也会产生负面影响，且影响其他步骤的实施。
[0005]由此可见，现有技术中降低Ron的技术较为复杂且同时对MOS晶体管的其他性能产生负面影响，因此亟需一种更为简单，适于工业化实施的技术来降低MOS晶体管的Ron。
【发明内容】
[0006]本申请旨在提供一种MOS晶体管器件及其制作方法，以解决现有技术中降低Ron的技术较为复杂的问题。
[0007]为了实现上述目的，根据本申请的一个方面，提供了一种MOS晶体管器件，该MOS晶体管器件的沟道长度方向为第一方向，沟道宽度方向为第二方向，MOS晶体管器件包括:衬底，具有一个或相互隔离的多个凹槽；栅极结构，设置在衬底上，栅极结构包括:第一栅极部，设置在凹槽中；第二栅极部，设置在第一栅极部以及裸露的衬底的表面上。
[0008]进一步地，上述凹槽的开口沿第一方向延伸的边长为第一边长，凹槽的开口沿第二方向延伸的边长为第二边长，第一边长大于第二边长。
[0009]进一步地，上述栅极结构沿第一方向延伸的长度小于或等于第一边长。
[0010]进一步地，上述凹槽为多个，且沿第二方向排列。
[0011]进一步地，上述凹槽的深度为衬底厚度的10?50%。
[0012]进一步地，上述栅极结构包括:栅氧化层，设置在衬底的表面上；多晶硅层，设置在栅氧化层上。
[0013]进一步地，上述MOS晶体管器件还包括:浅沟槽隔离结构，浅沟槽隔离结构在衬底上划分出MOS晶体管器件的有源区；侧墙，设置在栅极结构的侧壁上；源极，设置在栅极结构的沿第二方向延伸的一侧的衬底中；漏极，远离源极设置在沿第二方向延伸的另一侧的衬底中，其中，栅极结构、侧墙、源极和漏极均设置在有源区中。
[0014]根据本申请的另一方面，提供了一种MOS晶体管器件的制作方法，该MOS晶体管器件的沟道长度方向为第一方向，沟道宽度方向为第二方向，该制作方法包括:步骤SI，在衬底上设置凹槽；步骤S2，在衬底具有凹槽的表面上设置栅极结构预形成物；步骤S3，刻蚀栅极结构预形成物，形成MOS晶体管器件的栅极结构，其中，位于凹槽中的栅极结构为第一栅极部，位于第一栅极部以及衬底表面上的栅极结构为第二栅极部。
[0015]进一步地，上述步骤S2包括:在衬底具有凹槽的表面上设置氧化物；在氧化物上设置多晶硅，形成栅极结构预形成物。
[0016]进一步地，上述步骤SI包括:在衬底上形成浅沟槽隔离结构，浅沟槽隔离结构在衬底上划分出MOS晶体管器件的有源区；在具有浅沟槽隔离结构的衬底上设置光刻胶；对光刻胶进行图形化处理形成第一光刻胶掩膜，第一光刻胶掩膜具有一个或相互隔离的多个第二开口，第二开口位于有源区内欲设置栅极结构的衬底表面上；在第一光刻胶掩膜的保护下，对衬底进行刻蚀形成一个或相互隔离的多个凹槽。
[0017]进一步地，上述步骤SI包括:在衬底上设置光刻胶；对光刻胶进行图形化处理形成第二光刻胶掩膜，第二光刻胶掩膜在欲设置浅沟槽隔离结构的位置具有第一开口，在欲设置栅极结构的位置具有一个或相互隔离的多个第二开口 ；在第二光刻胶掩膜的保护下，对衬底进行刻蚀形成浅沟槽和凹槽，浅沟槽在衬底上划分出MOS晶体管器件的有源区，凹槽位于有源区内欲设置栅极结构的衬底表面上；向浅沟槽和凹槽中填充隔离材料，并对隔离材料进行化学机械抛光，得到浅沟槽隔离结构和填充凹槽；去除填充凹槽中的隔离材料，得到凹槽。
[0018]进一步地，刻蚀上述衬底的过程采用化学干法刻蚀或化学湿法刻蚀实施。
[0019]进一步地，上述第二开口沿第一方向延伸的边长为第一边长，第二开口沿第二方向延伸的边长为第二边长，第一边长大于第二边长。
[0020]进一步地，上述栅极结构沿第一方向延伸的长度小于或等于第一边长。
[0021]进一步地，上述第二开口为多个，且沿第二方向排列。
[0022]进一步地，上述凹槽的深度为衬底厚度的10?50%。
[0023]进一步地，上述制作方法在形成栅极结构之后还包括:在栅极结构的侧壁上设置侧墙；以栅极结构和侧墙为掩膜，进行源漏极注入，形成源极和漏极。
[0024]应用本申请的技术方案，将栅极结构的第一栅极部设置在凹槽中，从而使该MOS晶体管器件的沟道的实际宽度大小相比于现有技术的沟道宽度增大，即凹槽的侧壁的存在增加了沟道的宽度，进而减小了器件的Ron，且本领域技术人员可以控制凹槽的大小进而避免由于衬底减薄对器件性能造成的负面影响。
【附图说明】
[0025]构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中:
[0026]图1-A示出了现有技术中常规的MOS晶体管器件的俯视示意图；
[0027]图1-B示出了沿图1-A所示的A-A线的剖面结构示意图；
[0028]图2-A示出了本申请一种优选实施方式所提供的MOS晶体管器件的俯视示意图；
[0029]图2-B示出了沿图2-A所示的A-A线的剖面结构示意图；
[0030]图2-C示出了沿图2-A所示的B-B线的剖面结构示意图；
[0031]图