单片集成光电元件的方法
【专利说明】单片集成光电元件的方法
[0001]相关申请案的交叉引用
[0002]本发明主张于2012年10月I日提交的非临时性美国临时申请N0.61/708, 601的优先权，出于所有目的，其通过引用被并入到本文中。
技术领域
[0003]所描述的发明大体上涉及硅集成光电元件。更具体地，所描述的发明涉及环境光感测、固态照明(SSL)、颜色感测、接近感测以及运动检测。
【背景技术】
[0004]本专利涉及集成在单一硅芯片上的接近传感器、环境光传感器以及RGB颜色传感器。
[0005]接近传感器、环境光传感器以及RGB颜色传感器在一系列的消费和工业应用中，特别在移动手持设备以及固态照明(SSL)中，被普遍采用。这些传感器能够实现例如调整显示屏、用户界面以及照明灯具的亮度的智能管理，以及，作为两个常见的应用示例，触敏显示屏的“锁定”和“解锁”。
[0006]现有的传感器解决方案包括两个一般类别之一:
[0007]I)单独的分立传感器、发射器以及控制电路组件。在这种情况下，每个元件被装入独立的半导体封装中。这些分立的元件被安装到印刷电路板上以形成最终的所需传感器组入口 ο
[0008]2)单独的分立传感器、发射器以及控制电路元件，其作为一个多芯片模块被集成到单个半导体封装中。
[0009]在这两种情况下，传感器组件的最小尺寸被PCB布局和多芯片封装引线键合的设计规则所限制。这些封装布局限制导致最终传感器组件的面积比各个元件的硅面积的总和大好几倍。本发明的一个目的是使最终封装的传感器组件的尺寸显著地减少，同时增加了包含在最终组件中的传感器元件的数量，从而扩展功能。
[0010]另外，在所述现有的两种情况下，制造的传感器组件的最小成本被几个因素所限制:必须为包含在组件中的每个传感器元件、发射器元件和电路元件(ASIC)对单独的硅晶片进行加工。这降低了在高容量生产中驱动晶圆成本的规模经济，增加了制造成本。封装复杂性随着每个额外元件的增加而增加。对于多芯片模块的情况，封装成本与为了将所有所需的元件相互连接的引线键合的数量以及各种元件的布置和对准的精确性直接相关。传感器和发射器必须能够与外界连通，使在每个加工过的封装中实现具有定制的介电性能的材料的多个“窗口”成为必需，这些因素中的每一个为传感器组件设置基准成本。这些因素中的每一个还使封装成本随着加到模块的每个附加的传感器和电路元件而增加。本发明的另一目的是显著地减少与生产传感器组件相关的封装成本，并且能够以最小的封装成本影响集成更大数量的传感器和元件。除了节约成本，在本发明中，新功能是可能的。例子包括容易控制基于LED的照明系统，其中，可以用单芯片方案调整发光颜色以及发光强度，以及用集成在单个芯片上的快速响应电路进行精确检测。
【发明内容】
[0011]本专利公开了一种集成在单个硅芯片上的接近传感器、环境光传感器、光发射器、颜色传感器以及相关的控制ASIC的组合。这种“多合I”传感器组件意在用于任何需要接近感测和光感测的消费或工业应用中。所公开的发明特别适用于移动手持设备和平板电脑，以及SSL。接近感测用于触敏键盘的锁定和解锁，以及当用户手持手机靠近其耳朵接听电话时关闭显示。环境光和颜色感测用于响应用户环境中的光水平而调整显示屏或照明灯具的亮度。
[0012]在最一般的情况下，所公开的发明由单个的硅衬底形成。该衬底的表面基于所需的功能被划分成几个区域:一个区域用于每个发射器结构，一个区域用于每个探测器结构，并且一个区域用于每个ASIC结构。
[0013]发射器结构由沉积的形成p-n结的II1-V族化合物半导体的异质外延薄膜构成。这样的合适的化合物半导体的一个具体实例是Ga-N或相关的II1-N族化合物的合金。发射器可以额外具有被制作成底部表面的一部分的分布式布拉格反射器(DBR)，以提高发光效率。所述发射器被封装在合适的介电化合物(作为两种具体的实例，例如S12或者S1N)中，以优化其性能并将其与周围环境隔离。
[0014]探测器结构包括三种类型。第一探测器结构类型是在硅衬底中的形成p-1-n光电二极管结构的一组扩散掺杂物。第二探测器结构类型是形成p-1-n光电二极管结构的一组沉积的非晶Si层，多晶Si层或外延Si层。所述p-1-n 二极管将使其掺杂物浓度以及电极结构以适合其预期用途的特定应用的方式布置。其可以基于特定的应用，再次在光伏模式下或者耗尽模式下被操作。所述光电二极管被合适的介电材料(作为具体的例子，例如S12和S1N)封装的，以对其功能进行优化并且将其与周围环境隔离开。第三探测器结构是基于与在发射器中使用的II1-N族化合物相同的II1-N族化合物。这些II1-N族化合物允许被制作为波长选择型的探测器，例如，太阳盲紫外探测器或火焰/火探测器，使得一系列纯基于Si的技术不可能做到的应用成为可能。ASIC结构包括使用传统的CMOS工艺制作的电路元件(晶体管、二极管、电阻器、电容器......)，其中，所述传统的CMOS工艺基于任意可用的设计规贝lJ (即，250nm、180nm、130nm、90nm、65nm,......)。在ASIC的制作中使用的一层或多层金属化被采用以使ASIC与探测器结构和发射器结构以实现最终传感器组件操作和功能所需的方式互相连接。ASIC结构包括键合焊盘金属化(bond pad metallizat1n)以经由引线键合将最终封装的传感器组件连接到“外界”。所有的传感器、发射器以及ASIC电路结构根据所需的掩膜布局的选择彼此相关地对准和定位。这样的布局技术使得定位和对准具有纳米级精确度。
[0015]所有光学活性的元件通过合适的“光学黑化(optically black) ”薄膜介电材料或这类材料(作为合适材料的四个实例，例如S1N、SiN, TiN和无定形碳(a-C))的组合的边界彼此光学地隔离。
[0016]使用多种技术中的任意一种或几种在晶片级对得到的单个的芯片模块进行封装，经过合适的表面准备的合适的图案化的介电晶片可以使用玻璃熔化工艺、共晶接合工艺、热压键合或粘合键合被结合到传感器/ASIC阵列晶片。此外，根据应用，所述传感器/ASIC 阵列可以通过合适的介电材料层封装而实现在工厂内“封装”(“packaged” in-fab)。
【附图说明】
[0017]图1是晶片切割之后呈现的完全加工过的传感器芯片的俯视图。所示的具体的传感器组件包括硅衬底I和玻璃盖晶片3，并且包括ASIC4 ;扩散的p-1-n光电二极管5、沉积的a-Si p-1-n光电二极管6以及基于GaN的光发射器7。
[0018]图2是通过线2-2截取的相同的传感器芯片的横截面图，本图说明了 ASIC-4、c-Si光电二极管5、a-Si光电二极管6以及发射器结构7的z维度；器件顶表面和盖晶片图案化的表面10之间的相对间隙，器件晶片键合区域9和器件晶片键合焊盘晶粒间隙(dice-out) 11维度之间的间隙。
[0019]图3是晶片切割之后呈现的完全加工过的传感器芯片的俯视图。所示的特定的传感器组件包括硅衬底I和玻璃盖晶片3，并且包括ASIC4 ;扩散的p-1-n光电二极管5，直接在ASIC4上方制造的沉积的a-Si p-1-n硅光电二极管6以及基于GaN的光发射器7。
[0020]图4是通过线32-32截取的相同的传感器芯片的横截面图，本图说明了 ASIC-4、c-Si光电二极管5、a-Si光电二极管6以及发射器结构7的z维度和横向布置；器件顶表面和盖晶片图案化的表面10之间的相对间隙、器件晶片键合区域9和器件晶片键合焊盘晶粒间隙11维度之间的间隙
[0021]图5是晶片切割之后呈现的完全加工过的传感器芯片的俯视图。所示的特定的传感器组件包括硅衬底I和玻璃盖晶片3，并且包括ASIC4 ;扩散的p-1-n光电二极管5，直接在光电二极管5上方制造的沉积的硅光电二极管6以及基于GaN的光发射器7。
[0022]图6是通过线52-52截取的相同的传感器芯片的横截面图，本图说明了 ASIC-4、c-Si光电二极管5、a-Si光电二极管6以及发射器结构7的z维度和横向布置；器件顶表面和盖晶片图案化的表面10之间的相对间隙，器件