脉冲式直流等离子体蚀刻方法以及设备的制造方法
【专利说明】脉冲式直流等离子体蚀刻方法以及设备
相关申请的交叉引用
[0001]本申请主张于2013年3月13日提出，标题为“脉冲式直流等离子体蚀刻方法以及设备(PULSED DC PLASMA ETCHING PROCESS AND APPARATUS) ”，申请号为 61/779，296 的美国临时专利申请(代理人档案编号17758/L)的优先权权益，为了所有的目的将该申请并入本文中。
技术领域
[0002]本发明大体而言是关于半导体元件制造，更具体而言，本发明是关于等离子体工艺及设备。
【背景技术】
[0003]在半导体基板的制造中，等离子体蚀刻工艺可被用来去除一个或材料层或膜，或在基板上形成图案或类似物(例如形成图案化的硅晶圆)。随着临界尺寸持续缩小，更严密地控制蚀刻工艺成为期望，以实现良好的沟槽轮廓、晶圆内均匀度以及实现更精确的临界尺寸(⑶)控制。
[0004]一种先前的蚀刻工艺使用了等离子体射频(RF)源的脉冲。射频源控制可以促成相对独立控制的离子(反应蚀刻剂)密度和能量分布，以便放宽工艺时间窗口(processwindow)。该脉冲可以是同步的，以在射频正/负周期中提供改良的工艺控制。然而，射频脉冲的技术在复杂的实施方面可能会有缺点，而且难以达到精确的控制。
[0005]在其他的实施方式中，可以将直流(DC)偏压施加到基座，以控制蚀刻剂的能量。然而，这种直流偏压的工艺遭遇了狭窄的工艺时间窗口的缺点。
[0006]因此，为了改良的CD控制需要有改良的蚀刻方法和设备。
【发明内容】
[0007]在第一方面，提供了一种等离子体蚀刻设备。该等离子体蚀刻设备包括具有处理腔室的腔室主体，该处理腔室适用于接收基板；耦接至射频(RF)偏压源的射频(RF)电极；位于该处理腔室中并适用于支撑基板的基座；数个导电销，适用于在处理过程中接触及支撑该基板；以及耦接至该数个导电销的脉冲式DC偏压源。
[0008]在另一个方面，提供了一种等离子体蚀刻方法。该等离子体蚀刻方法包括在处理腔室内提供基板；提供处理气体到该处理腔室；使该处理腔室中的该处理气体曝露于RF脉冲；以及通过与该基板处于导电接触的导电销提供DC偏压脉冲到该基板。
[0009]从以下示例性实施例的实施方式、所附权利要求及附图，本发明的其他特征和方面将变得更加完全显而易见。
【附图说明】
[0010]图1图示依据实施例的基板蚀刻设备的部分侧平面图。
[0011]图2A图示依据实施例的DC偏压导电销组件的部分俯视图，本图图示DC偏压导电销的可能位置。
[0012]图2B图示依据实施例的DC偏压导电销组件的侧视图。
[0013]图3图示依据实施例相对于主时钟脉冲的RF脉冲和DC偏压脉冲的图形图。
[0014]图4图示依据实施例的等离子体蚀刻方法的流程图。
【具体实施方式】
[0015]本文所述的实施例是关于适用于蚀刻基板表面(例如一个或更多个层)的设备和方法。特别的是，在一些实施例中提供了适以提供金属蚀刻的改良蚀刻方法。例如，该方法和系统可用于在半导体处理中蚀刻材料，而且特别的是，该方法和系统可用于处理基板上等于或小于20nm的特征尺寸。
[0016]本发明的实施例包括射频(RF)脉冲源和施加到基板的脉冲直流(DC)偏压的组合。该脉冲直流偏压是通过与基板直接电接触而设置的导电性DC偏压销来提供。导电性DC偏压销为DC偏压导体组件的一部分，该DC偏压导体组件升举基板而且还提供DC偏压脉冲到基板来完成改良的基板蚀刻。
[0017]以下参照本文中的图1-4来描述本发明实施例的这些和其他方面。
[0018]图1图示基板蚀刻设备100及其组件的部分剖面侧视图。基板蚀刻设备100适以親接到主机(mainframe)部分104并被配置成适以接收处理腔室105内的基板102及在基板102上执行蚀刻工艺，处理腔室105形成于基板蚀刻设备100的主体106中。基板102 (以虚线图示)可以是任何适当的待蚀刻基板，诸如掺杂的或未掺杂的硅基板、II1-V族化合物基板、硅锗(SiGe)基板、外延基板、绝缘体上硅(SOI)基板、显示器基板例如液晶显示器(IXD)基板、等离子体显示器基板、电致发光(EL)灯显示器基板、发光二极管(LED)基板、太阳能电池阵列基板、太阳能面板基板或类似者。也可以处理其他的基板。在一些实施例中，基板102可以是其上形成有图案或掩膜的半导体晶圆。
[0019]在一些实施例中，基板102可以具有设置在其上的一个或更多个层。该一个或更多个层可以被以任何适当的方式沉积，例如通过电镀、化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或类似者。该一个或更多个层可以是任何适用于正在被制造的特定元件的层。
[0020]例如，在一些实施例中，该一个或更多个层可以包含一个或更多个介电层。在这样的实施例中，该一个或更多个介电层可以包含氧化娃(S12)、氮化娃(SiN)、低k或高k材料或类似者。本文所使用的低k材料具有的介电常数约小于氧化硅(S12)的介电常数。因此，高k材料具有大于氧化硅的介电常数。在一些实施例中，其中该介电层包含低k材料，则该低k材料可以是掺杂碳的介电质材料，例如掺杂碳的氧化硅(S1C)、有机聚合物(例如聚酰亚胺、聚对二甲苯或类似者)、掺杂有机物的硅玻璃(OSG)、掺杂氟的硅玻璃(FSG)或类似者。在实施例中，该介电层为高k材料，例如氧化硅(S12)、氧化铪(HfO2)、氧化锆(ZrO2)、硅酸铪(HfS1)、或氧化铝(Al2O3)或类似者。在一些实施例中，该一个或更多个层可以包含一层或更多的导电材料层，例如金属。在这样的实施例中，该金属可以包含铜(Cu)、铝(Al)、妈(W)、钛(Ti)、上述金属的合金、上述金属的组合或类似物。
[0021]在一些实施例中，基板102可以包括图案化的掩膜层，该图案化的掩膜层可以在基板102上界定一个或更多个待蚀刻的特征。在一些实施例中，该一个或更多个待蚀刻的特征可以是高深宽比的特征，其中该一个或更多个特征具有大于约10:1的深宽比。该图案化掩膜层可以是任何适当的掩膜层，例如硬掩膜、光阻层或上述的组合。也可以使用任何适当的掩膜层组合物。该掩膜层可以具有任何能够提供适当模板的适当形状，该模板用于将待蚀刻特征界定于基板102的一个或更多个层中。例如，在一些实施例中，可以经由蚀刻工艺形成该图案化的掩膜层。在一些实施例中，可以使用该图案化的掩膜层来界定先进的或非常小的特征，例如非常小的节点元件(例如约20nm的特征或更小的节点)。可以经由任何适当的技术来形成该图案化的掩膜层，例如间隔物掩膜图案化技术。
[0022]基板蚀刻设备100进一步包括盖体107，盖体107包含主体106的一部分，该部分可被移除以满足处理腔室105的需求。主体106包括狭缝开口 108，狭缝开口 108允许基板102被机器人(未图示)的端效器109从移送室111插入处理腔室105，以进行蚀刻工艺。蚀刻工艺在处理腔室105完成之后，端效器109可以从处理腔室105移出基板102。在工艺过程中，狭缝开口 108可以通过狭缝阀装置110密闭。狭缝阀装置110可以具有覆盖开口 108的狭缝阀门。狭缝阀装置110可以包括任何适当的狭缝阀构造，例如美国专利第6，173，938号；第6，347，918号及第7，007，919号中所教示的。在一些实施例中，狭缝阀110可以是例如L型移动狭缝阀。
[0023]基板蚀刻设备100还包括配置成适合于提供处理气体113进入处理腔室105的气体供应组件112。气体供应组件112可以包括处