硅通孔背面露头的方法和装置的制造方法
【技术领域】
[0001] 本发明涉及硅通孔背面露头的方法和装置，尤其涉及通过硅刻蚀实现硅通孔背面 露头的方法和装置。
【背景技术】
[0002] 超大规模集成电路尺寸的不断减小虽然降低了门延迟但迅速增加了互连延迟。随 着半导体技术节点的不断缩小，先进的超大规模集成电路的性能改进已经开始饱和，在高 性能芯片中，沉重的互连负载增加了功耗。导线截面越来越小、线距越来越短以及为贯穿大 芯片而增长的电路增加了 RC延迟。因此，传统二维（2D)封装技术已迅速接近物理极限使 得缩小其器件的尺寸变得非常困难。
[0003] 近年来，三维（3D)集成电路物理设计吸引了越来越多的关注。3D集成电路技术已 成为最有希望的解决方案来克服传统的2D器件缩小的限制。在电子工业中，三维集成电路 是将两层或多层的有源电子元器件在垂直和水平两个方向上集成为一个单一的电路。3D集 成电路堆叠技术的优势在于，例如密度增加、较短的互连长度、较小的互连延迟、带宽增加、 降低了功耗、降低了成本并使得异质集成成为可能。为了一特定功能，例如处理器或者记忆 功能，硅衬底处理可以简化在一层或多层硅层而不是在2D结构中为了异构功能而增加处 理步骤。3D集成电路与2D集成电路之间的关键区别是硅通孔（TSVs)，硅通孔在3D集成电 路中连接多层器件层。目前有以下几种TSV工艺已经开发以制造3D集成电路产品，称之为 先通孔（Via First)工艺、中间通孔（Via Middle)工艺及后通孔（Via Last)工艺。先通孔 工艺中，硅通孔是在器件制造的早期形成，这种TSV技术与后续标准的CMOS工艺完全兼容， 此外，这种技术对其他封装应用，例如MEMS封装或存储器堆叠，也是有效的。中间通孔工艺 中，硅通孔是在硅前道工序晶体管形成工艺之后，且在后道工序金属化工艺之前形成。后通 孔工艺中，硅通孔是在后道工序工艺之后形成。通常，先通孔工艺和中间通孔工艺要求严格 的CD控制，具有小的通孔直径（5-20 μm)，常用的纵横比（Aspect Ratio)为3:1至10:1。 后通孔工艺在⑶控制方面的要求相对宽松，具有大的通孔直径（20-50 μ m)，常用的纵横比 (Aspect Ratio)为 3:1 至 15:1。
[0004] 传统的3D硅通孔制造过程包括两步主要步骤。
[0005] 步骤1是在硅衬底上形成硅通孔。该步骤包括在硅衬底上刻蚀多个通孔；在通孔 的侧壁和底壁上化学气相沉积电介质氧化物衬垫；在通孔的侧壁和底壁上物理气相沉积阻 挡层和种子层；在通孔中填充导电材料。导电材料可以是铜、钨、多晶硅或者掺杂的硅。在 通孔中填充导电材料的方法可以是电化学沉积、化学气相沉积或者低压化学气相沉积。
[0006] 步骤2是硅衬底背面减薄和硅通孔背面露头。该步骤是实现3D硅通孔制造的关 键步骤。该步骤进一步包括如下步骤：
[0007] a)将娃衬底的正面与载片临时粘合在一起；
[0008] b)通过机械研磨将硅衬底背面减薄至大约低于硅通孔5-14 μ m，TSV工艺的关键 在于控制研磨后的娃总厚度偏差（TTV, total thickness variation)及娃表面质量；
[0009] c)在单片清洗机中清洗硅衬底，由于在研磨过程中，硅衬底的正面和背面会产生 大量的颗粒污染和研磨磨痕缺陷，因此，需要对硅衬底进行清洗；
[0010] d)化学机械研磨（CMP, chemical mechanical polishing)娃衬底的背面直至娃通 孔的中心导体从硅衬底的背面露出。硅衬底的背面经过机械研磨后，呈现出来的硅层薄并 且表面已受到损伤。CMP去除受损的硅表层并使硅通孔的中心导体从硅衬底的背面露出， CMP是传统的3D硅通孔制造的惯用手段。然而，CMP仍存在一些先天不足之处，例如，由于 CMP工艺相对较高的铜层研磨速率以及相对较低的热氧层研磨速率，有可能使得导电材料 (例如铜和钨）污染硅层而导致器件可靠性降低，产生划痕、凹陷、腐蚀等。
【发明内容】
[0011] 本发明提供一种硅通孔背面露头的方法和装置，以克服传统CMP工艺在硅通孔背 面露头过程中存在的缺陷。
[0012] 在一个实施例中，本发明的硅通孔背面露头的方法，包括如下步骤：提供硅衬底， 娃衬底内形成有若干娃通孔；旋转娃衬底并向娃衬底的背面喷洒第一刻蚀剂以刻蚀娃衬底 的背面，在硅通孔从硅衬底的背面露出之前停止刻蚀；旋转硅衬底并向硅衬底的背面喷洒 第二刻蚀剂以刻蚀硅衬底的背面直到硅通孔从硅衬底的背面露出，其中在向硅衬底的背面 喷洒第二刻蚀剂期间，在设定的时间间隔内，使硅衬底的旋转方向反向。
[0013] 在一个实施例中，本发明的硅通孔背面露头的装置，包括：可旋转的卡盘装置及至 少一个喷嘴。该卡盘装置在设定的时间间隔内，使其自身的旋转方向反向，卡盘装置固定硅 衬底，硅衬底内形成有若干硅通孔。该至少一个喷嘴布置在卡盘装置的上方，该至少一个喷 嘴向硅衬底的背面喷洒第一刻蚀剂以刻蚀硅衬底的背面，在硅通孔从硅衬底的背面露出之 前停止喷洒第一刻蚀剂，该至少一个喷嘴向硅衬底的背面喷洒第二刻蚀剂以刻蚀硅衬底的 背面直到硅通孔从硅衬底的背面露出。
[0014] 综上所述，本发明采用两步湿法刻蚀实现硅通孔背面露头，与传统的通过CMP实 现硅通孔背面露头的工艺相比，本发明采用两步湿法刻蚀工艺实现硅通孔背面露头的优势 如下：对硅和二氧化硅具有很高的刻蚀选择比、完全避免了铜对硅衬底101造成污染、明显 降低了成本、避免了 CMP先天存在的缺陷例如划痕、凹陷、腐蚀等。此外，在第二步湿法刻蚀 工艺中，在设定的时间间隔内，使硅衬底的旋转方向反向能够将低速刻蚀区域处残留的硅 去除。
【附图说明】
[0015] 本发明提供了一种硅通孔背面露头的方法和装置。本发明上述的以及其他的目的 及特征将通过下面结合附图和实施例的描述而变的更加明显。然而，本发明所提供的图式 仅供举例说明之目的，而非对本发明作出的限制。
[0016] 图Ia至图Ih揭示了根据本发明的一实施例的硅通孔背面露头的工艺过程的剖面 结构示意图。
[0017] 图2揭示了硅衬底湿法刻蚀的传统方法。
[0018] 图3揭示了根据本发明的硅衬底湿法刻蚀的改进方法。
[0019] 图4a至图4b揭示了硅衬底在湿法刻蚀过程中的顶视图。
[0020] 图5a和图5b揭示了采用传统方法和改进方法的边缘湿法刻蚀的对比图。
[0021] 图6揭示了根据本发明的一实施例的硅通孔背面露头的装置的顶视图。
[0022] 图7为图6沿A-A'的剖视图。
[0023] 图8为图7中区域B的放大图。
[0024] 图9揭示了根据本发明的另一实施例的硅通孔背面露头的装置的剖视图。
[0025] 图10揭示了根据本发明的又一实施例的硅通孔背面露头的装置的剖视图。
【具体实施方式】
[0026] 本发明主要是利用两步湿法刻蚀实现硅通孔背面露头。通常有两种类型的硅刻蚀 剂被使用：第一刻蚀剂对硅和二氧化硅的刻蚀选择比较低，第二刻蚀剂对硅和二氧化硅的 刻蚀选择比较高。第一刻蚀剂和第二刻蚀剂之间存在一些差异。通常，第一刻蚀剂刻蚀硅衬 底的速率高于第二刻蚀剂，但是第二刻蚀剂可在硅表面实现更为精确及精细的蚀刻。第一 刻蚀剂在所有方向上具有相同的刻蚀速率，且该刻蚀速率不是主要取决于晶向。对于第二 刻蚀剂，刻蚀速率取决于晶向，某一晶向的刻蚀速率比其他晶向的刻蚀速率快很多。这种高 刻蚀速率选择比的特性能够被用于硅通孔背面露头工艺中，以硅为例，晶向〈1〇〇>和〈11〇> 的刻蚀速率远大于晶向〈111>。例如，Κ0Η、水和乙醇的溶液对刻蚀晶向〈100>、〈110>、〈111> 的速率比为40:30:1。
[0027] 第一刻蚀剂是一种强酸性物质例如HN(册/圆03基）的溶液，该溶液对硅和二氧化 硅的刻蚀选择比较低，刻蚀速率取决于溶液的比例，例如，一种具有少量HF，大量HNO 3的溶 液将会导致高的刻蚀速率。当刻蚀速率高时，腐蚀后的硅衬底表面粗糙；当刻蚀速率很低 时，硅衬底的表面非常平坦和光滑。其反应机理是HNO 3氧化Si，HF去除SiO2。化学反应式 如下：
[0028] Si+4HN0