不具有tsv结构的低cte中介片和方法
【技术领域】
[0001]本公开涉及微电子器件的封装，尤其涉及半导体器件的封装。
【背景技术】
[0002]微电子器件通常包括半导体材料(诸如硅或砷化镓)的板(slab)，其通常称为裸片或半导体芯片。半导体芯片通常设置为独立的预封装单元。在一些单元设计中，半导体芯片被安装至衬底或芯片载体，衬底或芯片载体又安装在诸如印刷电路板的电路板上。
[0003]在半导体芯片的第一面(例如，前表面)中制造有源电路装置。为了利于到有源电路装置的电连接，芯片在同一面上设置有接合焊盘。接合焊盘通常在裸片的边缘周围或者对于许多存储器件来说在裸片中心中以规则阵列进行放置。接合焊盘通常由导电金属(诸如铜或铝)制造为大约0.5微米(μπι)厚。接合焊盘可以包括单个金属层或多个金属层。接合焊盘的尺寸将随着器件类型而变化，但是通常在一侧测量为几十到几百微米。
[0004]中介片可用于在微电子元件(诸如一个或多个彼此未封装或封装半导体芯片)之间或者在一个或多个未封装或封装半导体芯片与其他部件(诸如其上具有无源电路元件的芯片上集成无源器件(“IP0C”)、分立无源器件(例如，电容器、电阻器或电感器或它们的组合))之间提供电连接，但不限于此。中介片可以将这种芯片或多个芯片与诸如电路板的其他结构耦合。
[0005]尺寸是芯片的任何物理布置中的重要考虑因素。随着便携式电子设备的快速发展，对于芯片的更紧凑物理布置的需求变得越来越强烈。仅通过示例，通常被称为“智能手机”的设备将蜂窝电话的功能与强有力的数据处理器、存储器和辅助设备(诸如全球定位系统接收器、电子相机和局域网连接)以及高分辨率显示器和相关联的图像处理芯片进行集成。这种设备可以在封装件大小的设备中提供诸如全因特网连接、娱乐(包括全分辨率视频)、导航、电子银行等的能力。复杂的便携式设备要求将多个芯片封装到小空间中。此夕卜，一些芯片具有许多输入和输出连接，通常称为“I/O”。这些I/O必须与其他芯片的I/O互连。互连应该短且应该具有低阻抗以使得信号传播延迟最小。来自互连的部件不应该显著增加组件的尺寸。在其他应用中也存在类似需求，例如诸如在因特网搜索引擎中所使用的数据服务器中。例如，在复杂芯片之间提供大量短且低阻抗互连的结构可以增加搜索引擎的带宽并降低其功耗。
[0006]尽管在中介片结构和制造中所取得的进步，还可以进行进一步的改进以增强用于制造可从工艺中得到的中介片和结构的这种工艺。
【发明内容】
[0007]本发明的一个方面可提供一种微电子组件，包括:介电区域，具有第一表面、与第一表面相对的第二表面以及多条迹线和多个接触件，多条迹线在平行于第一表面和第二表面的至少一个方向上延伸，多个接触件位于介电区域的第一表面处；多个导电元件，耦合至迹线并在第二表面上方突出；密封剂，在第二表面上方延伸，密封剂填充相邻导电元件之间的空间并具有上覆且背对第二表面的表面，其中导电元件的端部位于密封剂的表面处；微电子元件，具有一表面和位于该表面处的多个元件接触件，元件接触件面对并接合至多个接触件，其中密封剂的热膨胀系数(CTE)不大于与介电区域或微电子元件中的至少一个相关联的CTE的两倍。
[0008]在一个示例中，密封剂可以是第一密封剂，微电子组件还包括在第一表面上方延伸的第二密封剂。
[0009]在一个示例中，第二密封剂的CTE可等于第一密封剂的CTE。
[0010]在一个示例中，第一密封剂和第二密封剂可密封介电区域。
[0011]在一个示例中，微电子元件可包括在平行于第一表面的至少一个方向上隔开的至少两个微电子元件。
[0012]在一个示例中，介电区域可包括第一介电材料的第一层和被配置为用作工艺停止层的不同介电材料的第二层。
[0013]在一个示例中，多个导电元件包括选自由焊料、锡、铟、铜、镍、金、共晶成分、非共晶成分和导电基质材料组成的组中的接合材料的至少一块。
[0014]在一个示例中，多个导电元件可包括具有主要由选自铜、铜合金、镍和镍合金的至少一种金属组成的至少一个核心的多个金属柱，柱具有高于300°C的恪化温度。
[0015]在一个示例中，微电子组件还可以包括电路板，其中多个导电元件与位于电路板的表面处的对应接触件接合。
[0016]在一个示例中，介电层选自由后端制程(BEOL)和再分布层(RDL)组成的组。
[0017]本公开的另一方面可以提供上述微电子组件以及电连接至结构的一个或多个其他电子部件。
[0018]在一个示例中，该系统还可以包括壳体，微电子组件和其他电子部件安装至所述壳体。
[0019]本公开的另一方面可以提供一种中介片，包括:介电区域，具有第一表面、与第一表面相对的第二表面以及多条迹线和多个接触件，多条迹线在平行于第一表面和第二表面的至少一个方向上延伸，多个接触件位于介电区域的第一表面处；多个导电元件，耦合至迹线并在第二表面上方突出；密封剂，在第二表面上方延伸，密封剂填充相邻导电元件之间的空间并具有上覆且背对第二表面的表面，其中导电元件的端部位于密封剂的表面处，其中密封剂的热膨胀系数(CTE)不大于与至少介电区域或微电子元件相关联的CTE的两倍，微电子元件具有被配置用于与第一表面处的接触件的倒装连接的接触件。
[0020]在一个示例中，第二密封剂的CTE可等于第一密封剂的CTE。
[0021]在一个示例中，介电区域可包括第一介电材料的第一层和被配置为用作工艺停止层的不同介电材料的第二层。
[0022]在一个示例中，多个导电元件可包括选自由焊料、锡、铟、铜、镍、金、共晶成分、非共晶成分和导电基质材料组成的组中的接合材料的至少一块。
[0023]在一个示例中，多个导电元件可包括具有主要由选自铜、铜合金、镍和镍合金的至少一种金属组成的至少一个核心的多个金属柱，柱具有高于300°C的恪化温度。
[0024]在一个示例中，介电层可选自由后端制程(BEOL)和再分布层(RDL)组成的组。
[0025]本公开的另一方面可以提供一种制造微电子组件的方法，包括:形成填充设置在支持结构上的介电区域的第二表面上方向上突出的相邻导电元件之间的空间，其中与导电元件电连接的多条迹线在平行于第一表面和第二表面的至少一个方向上延伸，密封剂具有上覆且背对第二表面的表面，其中导电元件的端部位于密封剂的表面处；在朝向介电区域的第一表面的方向上去除支持结构的厚度的至少一部分；组装具有一面和位于该面处的多个元件接触件的微电子元件，使得元件接触件面对并接合至多个接触件，其中密封剂的热膨胀系数(CTE)不大于与介电区域或微电子元件中的至少一个相关联的CTE的两倍。
[0026]在一个示例中，该方法可进一步包括:在组装微电子元件之后，去除密封剂的表面处的密封剂的一部分，从而去除密封剂的表面处的导电元件的部分。
[0027]在一个示例中，该方法可进一步包括:在去除密封剂的一部分之后，将多个接合元件附接至表面处的导电元件的部分，接合元件被配置为与第二部件的表面处的多个接触件接合。
[0028]在一个示例中，密封剂可以是第一密封剂，该方法进一步包括形成第二密封剂，第二密封剂在第一表面上方延伸，第二密封剂的CTE等于第一密封剂的CTE。
[0029]在一个示例中，该方法可进一步包括:在组装具有介电区域的微电子元件之后，在微电子元件与介电区域的第一表面相对的表面处研磨微电子元件，以去除微电子元件的厚度的至少一部分。
[0030]在一个示例中，微电子元件可包括多个微电子元件。
[0031]在一个示例中，该方法可进一步包括:将多个导电元件与电路板的表面处的对应接触件接合。
[0032]在一个示例中，集成形成支持结构和介电区域。
[0033]在一个示例中，支持结构可主要由第一材料组成，并且介电区域可主要由第二材料组成。
[0034]在一个示例中，该方法可进一步包括:沉积工艺停止层；以及利用工艺停止层停止去除工艺。
【附图说明】
[0035]图1是示出包括中介片的微电子组件的制造阶段的截面图；
[0036]图2是介电区域的放大截面图；
[0037]图3是示出包括中介片的微电子组件的制造阶段的截面图；
[0038]图4是示出包括中介片的微电子组件的制造阶段的截面图；
[0039]图5是示出包括中介片的微电子组件的制造阶段的截面图；
[0040]图6是示出包括中介片的微电子组件的制造阶段的截面图；
[0041]图7是示出包括中介片的微电子组件的制造阶段的截面图；
[0042]图8是示出包括中介片的微电子组件的制造阶段的截面图；
[0043]图9是示出包括中介片的微电子组件的制