件的至少部分能够相 对于支撑元件位移，位移到使该位移明显地缓解了机械压力（诸如，在无这类位移的情况 下，由在支撑元件与电路板之间的电连接中可能存在的差异热膨胀所引起的机械应力）的 程度。
[0090] 导体层60可以各自在至少一个横向方向上延伸，例如，平行于衬底元件40的第一 表面41的横向方向L1。可以有一个或者多个导体层60,诸如与互连元件20的第一表面21 相邻的导体层60a、和设置在衬底元件40的第二表面42与支撑元件50的第二表面52之间 的导体层60b。
[0091] 在一个示例中，互连元件20可以包括：单个导体层60a，其设置为与衬底元件40 的第一表面41相邻，其中触点70通过导体层60a与第一传导过孔44电连接。在一个示例 中，互连元件20可以包括：单个导体层60b，其设置为与衬底元件40的第二表面42相邻， 其中第一传导过孔44通过导体层60b与第二传导过孔54电连接。
[0092] 在一个特定实施例中，互连元件20可以包括第一导体层60a和第二导体层60b。 第一导体层60a可以设置为与衬底元件40的第一表面41相邻，并且触点70可以通过第一 导体层60a与第一传导过孔44电连接。第一导体层60b可以设置为与衬底元件40的第二 表面42相邻，并且第一传导过孔44可以通过第二导体层60b与第二传导过孔54电连接。
[0093] 端子80可以暴露在支撑元件50的第一表面51处，以便与在互连元件20外部的 部件连接，该端子与第二传导过孔54电连接。
[0094] 互连元件20可以包括附接至端子80的传导联接单元11，用于与外部部件连 接。联接单元11可以是例如多个的键合金属，诸如焊料、锡、铟、共晶化合物（eutectic composition)、或者上述的组合、或者另一联接材料，诸如传导浆料或者传导粘合剂。在一 个特定实施例中，在端子80与外部部件（例如，在图IA中示出的电路板12)的触点之间的 接头，可以包括电传导矩阵材料，诸如美国专利申请第13/155, 719号和第13/158, 797号中 所描述的，这两个美国专利申请的公开内容以引用的方式并入本文。在一个特定实施例中， 接头可以具有相似的结构或者按照如在本文中描述的方式形成。
[0095] 触点70可以暴露在衬底元件40的第一表面41处，该触点与第一传导过孔44电 连接。触点70可以通过传导联接单元71，联结至至少一个微电子元件30的元件触点35。 传导联接单元71在结构和功能方面可以与上面描述的联接单元11相似。
[0096] 在一个特定示例中，触点70可以具有比端子80精细的最小间距，即，在触点中的 相邻触点的中心之间的最小距离Dl可以小于在端子中的相邻端子的中心之间的最小距离 D2。在一个实施例中，触点70的最小间距可以小于端子90的最小间距的五分之一（至少 比端子90的最小间距小五倍）。
[0097] 微电子组件10也可以包括：包封剂90,其可以可选地覆盖、至少部分地覆盖、或者 不覆盖微电子元件30的背表面32。例如，在图IA中示出的微电子组件10中，包封剂可以 被流动、模板印刷（stencil)、丝网印刷、或者分配到微电子元件30的背表面32上。在另一 示例中，包封剂90可以是通过包覆模制形成在背表面32上的模制化合物。在一些实施例 中，可以去除包封剂90的一些部分，从而使得包封剂不具有平面的暴露表面91。在一个示 例中，在一些微电子元件30与暴露表面91之间，可以具有比在其它微电子元件与暴露表面 之间更大的包封剂90厚度。
[0098] 电路板12可以具有：相对的第一和第二表面13和14 ;以及暴露在第一表面处的 多个传导面板触点15。互连元件20可以通过例如可以在端子80和面板触点之间延伸的联 接单元11，安装至面板触点15。如图IA所示，互连元件20的第二表面22可以面对电路板 12的第一表面13。
[0099] 电路板12可以包括：片状衬底，其可以基本上由聚合材料组成，诸如聚酰亚胺、环 氧树脂、热塑性塑料、热固塑料、或者其它合适的聚合材料，或者该片状衬底可以基本上包 括复合聚合无机材料或者由复合聚合无机材料组成，诸如BT树脂（双马来酰亚胺树脂）或 者环氧玻璃（诸如FR-4)的玻璃增强结构等等。在一个示例中，这类电路板12的衬底可以 基本上由在衬底所在平面中（即，在沿着其表面的方向上）具有小于30ppm/°C的CTE的材 料组成。
[0100] 现在将参考图2A至图21对制备微电子组件10 (图IA和图1B)的方法进行描述。 如图2A所图示的，开口 43可以形成为从第一表面41朝着第二表面42延伸通过衬底元件 40的本体40a的厚度。在需要保留第一表面41的剩余部分之处形成掩膜层之后，例如可以 通过选择性地对衬底元件40进行蚀刻，形成开口 43。例如，可以沉积可感光成像层，例如光 致抗蚀剂层，并且将其图案化，以覆盖第一表面41的仅仅部分，之后可以进行定时的蚀刻 工艺以形成开口 43。
[0101] 开口 43的内表面45可以基本上按照与暴露表面成直角，从第一表面41朝着第二 表面42在垂直或者基本上垂直的方向上向下延伸。也可以使用各向异性蚀刻工艺、激光烧 蚀、机械去除工艺，例如，铣削、超声波加工、朝衬底元件40喷射精细磨料粒子、反应离子蚀 亥IJ、或者等离子体蚀刻、或者上面提及的多种工艺的组合等等，来形成具有基本上垂直的内 表面的开口 43。
[0102] 作为替代实施例，不是按照与暴露表面基本上成直角，开口 43的内表面45可以倾 斜，即，还可以按照除了与暴露表面成法线角（直角）之外的角度延伸。可以使用湿法蚀刻 工艺例如各向同性蚀刻工艺、和使用锥形刀片的锯切等等，来形成具有倾斜内表面45的开 口 43。也可以使用激光烧蚀、机械铣削、化学蚀刻、等离子体蚀刻、朝衬底元件40喷射精细 磨料粒子等等，来形成具有倾斜内表面45的开口 43 (或者在本文中描述的任何其它孔或者 开口）。
[0103] 在一些示例中，一个或者多个开口 43的内表面45的至少部分可以具有是椭圆抛 物面、双曲面或者曲线形状等等的截面形状。如在本文中所使用的，当表面描述为具有曲线 截面形状时，在大体上垂直于衬底元件的第一和第二表面的平面中的表面的截面是具有变 化的斜率的曲线（例如，二阶多项式）。
[0104] 之后，可以在每个开口 43的内表面45上形成绝缘介电层（在图2A中不可见）。 可以使用各种方法来形成覆在开口 43的内表面45上的这类绝缘介电层，并且下面将对这 类方法进行描述。在特定示例中，可以使用化学汽相沉积（CVD)或者原子层沉积（ALD)来 沉积覆在开口 43的内表面45上的薄绝缘介电层。在一个示例中，在用于沉积这类绝缘介 电层低温工艺期间，可以使用四乙氧基硅烷（TEOS)。在一个示例性实施例中，可以将二氧化 硅、硼磷硅酸玻璃（BPSG)、硼硅酸玻璃（BSG)或者磷硅酸玻璃（PSG)组成的层沉积为覆在开 口 43的内表面45上，并且可以对这类玻璃进行掺杂或者不掺杂。
[0105] 在一个示例中，可以将可流动的介电材料涂覆至衬底元件40的第一表面41，然后 在"旋涂"操作期间，将可流动的材料更加均匀地分布遍布在暴露表面上，之后进行干燥循 环，该干燥循环可以包括加热。在另一示例中，可以将介电材料的热塑膜涂覆至第一表面 41，在这之后，对组件进行加热，或者在真空环境下进行加热，即，将其放置在低于环境压力 之下的环境中。在另一示例中，可以使用汽相沉积来形成绝缘介电层。
[0106] 在另一示例中，可以将包括衬底元件40的组件浸入介电沉积浴液（bath)中，以形 成共形的介电涂层或者绝缘介电层。如在本文中所使用的，"共形涂层"是与被涂覆表面的 轮廓一致的特定材料的涂层，诸如绝缘介电层与开口 43的内表面45的轮廓一致的情况。可 以使用电化学沉积方法来形成共形介电层，例如包括电泳沉积或者电解沉积。
[0107] 在一个示例中，可以使用电泳沉积技术来形成共形介电涂层，从而使得共形介电 涂层仅仅沉积到组件的暴露的导体表面和半导体表面上。在沉积期间，将半导体器件晶片 保持在理想电位，并且将电极浸入到浴液中以将浴液保持在不同的理想电位。然后将组件 保持在适当条件的浴液中足够的时间，以在衬底元件40的导体或者半导体的暴露表面（包 括但不限于沿着开口 43的内表面45)上形成电沉积的共形介电层。只要在待涂覆表面与 浴液之间维持了足够强大的电场，便会发生电泳沉积。随着电泳沉积的涂层在其到达受其 沉积参数（例如，电压、浓度等）控制的一定厚度之后进行自我限制，沉积停止。
[0108] 电泳沉积在组件的导体和/或半导体外部表面上形成连续且厚度均匀的共形涂 层。另外，由于衬底元件40的第一表面41的剩余钝化层的介电（非导体）性质的影响，电 泳涂层可以沉积为使其不形成在覆在衬底元件40的第一表面41上的剩余钝化层上。换言 之，电泳沉积的性质在于：考虑到其介电性质，其通常不形成在介电材料层上；并且也不形 成在覆在导体上的介电层上，只要介电材料层具有足够的厚度。通常，在具有大于大约10 微米至数十微米的厚度的介电层上将不会发生电泳沉积。可以通过阴极环氧沉积前体形成 共形介电层。作为替代实施例，可以使用聚氨酯或者丙烯酸树脂的沉积前体。在下面的表 1中列举了各种电泳涂层前体合成物和来源。
[0109] 表 1
[0110] CN 105122448 A ^ 16/W 贝
[0111] CN 105122448 A VL I丫贝
[0112] 在另一示例中，可以电解地形成介电层。该工艺与电泳沉积相似，除了所沉积层的 厚度不限于接近其形成自的导体或者半导体表面。通过这种方式，电泳沉积的介电层可以 形成为根据要求所选择的厚度，并且处理时间是所实现厚度的一个因素。
[0113] 之后，如图2B所图示的，第一传导过孔44可以形成为覆在绝缘介电层上，至少在 开口 43内，从而使得每个第一电传导过孔的轮廓与对应的内表面45的轮廓一致。
[0114] 为了形成第一传导过孔44 (和在本文中描述的任何其它传导元件），一种示例性 方法涉及：通过一次或者多次地将主金属层溅射到衬底元件40和开口 43的暴露表面上来 沉积金属层，电镀或者机械沉积。机械沉积可以涉及：将经过加热的金属粒子流高速地引导 到待涂覆的表面上。该步骤例如可以毯覆式沉积（blanket deposition)到第一表面41和 内表面45上而执行。在另外的实施例中，例如，可以使用脉冲激光将亚微米金属粉末丝网 印刷或者选择性地丝网印刷到开口 43中，并且金属流将填充空腔。该步骤可以通过毯覆式 沉积到在开口 43内的介电层上而执行。
[0115] 在一个实施例中，主金属层包括或者基本上由铝组成。在另一特定实施例中，主金 属层包括或者基本上由铜组成。在又一实施例中，主金属层包括或者基本上由钛组成。在工 艺中可以使用一种或者多种其它的示例性金属以形成第一传导过孔44(和在本文中描述 的任何其它传导元件）。在特定示例中，可以在一个或者多个前面提及表面上形成包括多个 金属层的堆叠。例如，这类堆叠的金属层可以包括：钛层，之后是覆在钛上的铜层（Ti-Cu); 镍层，之后是覆在镍层上的铜层（Ni-Cu);按照相似的方式设置的镍钛铜（Ni-Ti-Cu)的堆 叠，或者镍钒（Ni-V)的堆叠，例如。
[0116] 之后，如图2C所示，可以在衬底元件40的第一表面41处形成导体层60a，从而使 得导体层的暴露表面变为衬底元件的第一表面。导体层60a可以包括：传导迹线61的多个 层，其通过介电材料62彼此分开和绝缘。可以在导体层60a的暴露表面处形成触点70,并 且这类触点可以通过导体层的迹线61与传导过孔44电连接。可以使用与上面参考第一传 导过孔44描述的方法相似的方法，形成迹线61和触点70,并且可以使用与上面参考介电层 45 (图2B)描述的方法相似的方法，形成介电材料62。
[0117] 接下来，如图2D所示，可以使支撑衬底5可去除地附接至导体层60a，以在随后的 处理中将半导体层40保持并且支撑在半导体层的第二表面42处。然后，如图2E所示，可 以通过去除本体40a的在第二表面42处的材料，使半导体层40减薄，将半导体层的厚度从 初始厚度Tl (图2D)减小到最终厚度T2 (图2E)，从而使得第一传导过孔44的端部46暴露 在半导体层的第二表面42处。例如可以通过研磨或者精研工艺使半导体层40减薄。也可 以通过精研、抛光、或者通过高精度铣削，将初始暴露的第二表面42平面化。
[0118] 随后，可以在半导体层40的第二表面42处形成第二导体层60b (图1A)。这类第 二半导体层60b，若存在，可以按照与参考第一导体层60a (图2C)描述的方式相同的方式形 成。接下来，如图2F所示，例如可以使用粘合剂层或者B级材料层，将支撑元件50与半导 体层40结合。开口 53可以形成为延伸通过支撑元件50的本体50a的在其第一表面和第 二表面51、52之间的厚度。在第一表面51的需要保留剩余部分之处形成掩膜层之后，例如 可以通过选择性地对支撑元件50进行蚀刻，形成开口 53。例如，可以沉积可感光成像层例 如光致抗蚀剂层，并且将其图案化以覆盖第一表面51的仅仅一些部分，之后可以进行定时 蚀刻工艺以形成开口 53。可以使用上面描述的用于形成开口 43的一种或者多种工艺形成 开口 53。可以在将支撑元件50与衬底元件40结合之前或者之后形成开口 53。
[0119] 然后，如图2G所示，介电材料56形成为在开口 56内延伸，并且介电层23可以形 成为覆在支撑元件50的第一表面51上。介电材料56和介电层23可以在单个沉积工艺中 形成为单个介电区域，或者它们可以在单独的沉积工艺中形成为分开的介电区域。
[0120] 接下来，如图2H所示，可以在介电材料56内、在至少一些开口 53中、在需要沉积 第二传导过孔54之处，形成凹槽57。可以通过上面参考形成开口 43描述的任何工艺来形 成凹槽57。随后，参考图21，第二传导过孔54可以形成在凹槽57中的对应凹槽内，并且端 子80可以形成为与第二传导过孔中的对应传导过孔接触。
[0121] 接下来，再次参考图1A，可以将微电子元件30与互连元件20组装在一起，从而使