一种半导体衬底及选择性生长半导体材料的方法
【技术领域】
[0001]本发明涉及微电子技术领域，特别是涉及一种半导体衬底及选择性生长半导体材料的方法。
【背景技术】
[0002]III族氮化物半导体，尤其是氮化镓及其掺杂物半导体正在引起越来越大的关注，其与SiC—起并称为第三代宽禁带半导体，其特殊的性质可以用于制造各种性能优越的半导体器件，并广泛应用于电力电子器件、发光二极管、激光二极管、微波器件、高频器件等领域。然而许多半导体材料的本征衬底难以获得，只能生长在其他材料的单晶基底上。以GaN为例，由于GaN本征衬底难以获得，GaN通常生长在其他材料衬底上，如蓝宝石、SiC、硅等。其中，硅衬底已经在CMOS工艺中使用多年，其单晶片制造技术相对成熟，可以获得大尺寸高质量的单晶硅片，价格低廉，且与之配套的CMOS工艺也十分成熟。因此，在硅衬底上制备GaN是降低GaN器件成本的最优选择。
[0003]上述在一种单晶材料的表面生长另一种不同单晶材料的过程称为异质外延，通常情况下，所有半导体材料的异质外延都存在两个问题，即不同半导体材料之间的晶格失配和热失配，上述晶格失配和热失配对半导体外延层的质量有十分重要的影响，严重时可能导致外延层质量过低而无法制作半导体器件。以GaN在Si表面外延为例，由于GaN与Si之间存在较大的晶格失配和热失配，在制备和降温过程中产生很大的应力。这些应力会在晶体中造成大量的缺陷，甚至会使外延膜开裂。同时，应力引起的衬底翘曲使得后续光刻等工艺无法进行。而高密度缺陷会影响器件的性能，比如目前在Si上制备的GaN基LED器件出光率远小于在蓝宝石上制备的GaN基LED器件。为了避免这种情况，通常的方法是使用图形化衬底以及侧向外延，该方法在Si衬底上沉积一层介质层，在介质层上开出窗口，然后通过选择性生长在窗口中生长GaN，最后通过在介质层上的侧向外延形成连续薄膜。这种方法的缺点是在侧向外延形成连续薄膜时，薄膜合并处的缺陷密度非常高，这些区域的GaN无法用于器件制备，另外，在连续薄膜形成后，薄膜继续生长时没有介质层阻挡，位错会随着薄膜生长继续传播，并不能进一步降低缺陷密度。
[0004]其它异质外延也存在同样问题，比如在Si生长II1-族化合物半导体(GaAs等)，在Si上生长IV族半导体(Ge等)
因此，针对上述问题及改进方法，有必要提出一种新型衬底结构与半导体制造方法。
【发明内容】
[0005]本发明的目的在于针对现有技术的不足，提供一种半导体衬底及选择性生长半导体材料的方法。
[0006]本发明的目的是通过以下技术方案实现的:一种半导体衬底，所述衬底包含一个位于介质层基底上的用于半导体材料生长的晶体生长面和两个位于晶体生长面两侧、且与晶体生长面相连的介质层表面，两个介质层表面向外扩展，与晶体生长面构成漏斗形结构；所述晶体生长面含有一个由单晶构成的单晶面。
[0007]进一步地，所述衬底还可以包含一个位于晶体生长面和介质层侧面的上方的介质层表面，所述介质层表面与介质层基底相对。
[0008]进一步地，所述晶体生长面还可以含有一个或多个介质层表面。
[0009]进一步地，所述晶体生长面的上下跨度和左右跨度均小于100 μ m，优选为I μ m以下，进一步优选为10nm以下。
[0010]进一步地，，所述单晶选自S1、SiGe、Ge、GaN、GaAs、InP、InN、AlGaAs、AlGaN、InPGaN等。
[0011]进一步地，所述介质层表面由Si02、SiN或HfO等材料中的一种或多种构成。
[0012]一种选择性生长半导体材料的方法，该方法采用上述衬底，通过MOCVD、MBE、HVPE等技术手段实现选择性生长。
[0013]进一步地，所述选择性生长过程中使用的前驱体为TMGa、TEGa, NH3, AsH3, PH3,SiH4、GeH4、SiH2Cl2' TMAl、TBAs 等。
[0014]进一步地，所述选择性生长采用刻蚀气体，所述刻蚀气体为Cl2、HCl等。
[0015]进一步地，所述选择性生长方法所生长的半导体材料为S1、SiGe、Ge、GaN、GaAs、InP、InN、AlGaAs、AlGaN、InPGaN 等。
[0016]本发明的有益效果在于，首先，用于诱导半导体材料生长的单晶表面尺寸非常小，有文献表明，小尺寸的外延生长面有助于降低缺陷密度，本发明中的小尺寸单晶表面可以在材料生长初期就抑制缺陷的产生，从而降低缺陷密度。其次，在生长面的两侧为介质层表面，介质层表面对半导体材料的生长起约束作用，当半导体材料中的位错传播到介质层表面时终止，无法继续传播，从而降低缺陷密度。最后，本发明中所用生长半导体材料的方法为选择性生长，使用这种生长方法时，半导体材料只能在晶体表面生长而无法在介质层表面生长，结合上述衬底的结构，实现在小尺寸单晶表面的生长。在使用这种方法时，介质层的主要作用在于，一方面限制半导体材料在某个方向上的生长，另一方面引导它在所需的其它方向上生长。同时，由于介质层表面和介质层表面与用于晶体生长的表面I构成向外扩展的漏斗形结构，该结构有效地引导了从表面上生长出来的异质外延半导体材料随着生长而面积越来越大。
【附图说明】
[0017]图1为一种微纳加工的衬底45度俯视示意图。
[0018]图2为一种实施例的衬底45度俯视不意图。
[0019]图3为一种实施例的衬底45度俯视不意图。
[0020]图4为实施例1的衬底45度俯视示意图。
[0021 ]图5为实施例1的衬底俯视图。
[0022]图6为实施例2的衬底45度俯视示意图。
[0023]图7为实施例2的衬底俯视图。
[0024]图8为实施例3的衬底45度俯视示意图。
[0025]图9为实施例3的衬底俯视图。
[0026]图10为实施例4的衬底45度俯视示意图。
[0027]图11为实施例4的衬底俯视图。
[0028]图12为实施例5的衬底45度俯视示意图。
[0029]图13为实施例5的衬底俯视图。
[0030]图14为实施例6的衬底45度俯视示意图。
[0031]图15为实施例6的衬底俯视图。
[0032]图16晶体生长面的外接圆不意图，图中阴影部分表不孔的底面。
[0033]其中，I为晶体生长面，2为第一介质层表面，3为第二介质层表面，4为第三介质层表面，5为第四介质层表面，11为单晶表面，12为第五介质层表面。
【具体实施方式】
[0034]本发明中所用术语“介质层表面”特指在半导体材料选择性生长时，半导体材料无法在其上生长的表面。介质层材料的性能比较特殊，半导体材料无法在其表面形核或生长，或者形核速率和生长速率十分缓慢，与半导体材料在单晶表面的形核速率和生长速率相比可以忽略。通常情况下，介质层材料为非晶态的绝缘体材料，如Si02、SiN, HfO等。
[0035]在一种单晶半导体材料的表面生长另一种不同半导体材料的异质外延过程中，由于两种半导体材料之间存在的晶格失配，导致了材料中应力的形成。半导体材料会通过形成位错等缺陷来降低整个半导体材料中的应力，上述位错具有一定的方向，在产生后，会随着半导体材料的生长沿着固定的方向传播。半导体材料间存在的热膨胀系数的不一致，在温度变化时会进一步加剧应力及晶体缺陷的形成。在这种异质外延结构中，如果用于异质外延生长的原晶体生长面的长宽尺寸减少，则在其上生长出来的另一种材料中的应力也将随之减少，缺陷也随之减少。当原