一种半导体结构的掺杂方法
【技术领域】
[0001] 本申请涉及半导体技术领域，特别涉及一种半导体结构的掺杂方法。
【背景技术】
[0002] 随着科学技术的不断发展，半导体器件越来越多的应用到人们的工作以及日常生 活当中，为人们的工作以及日常生活带来了巨大的便利。
[0003] 在制作半导体器件的过程中，需要对半导体结构进行P型杂质和N型杂质的掺杂。 在采用离子注入进行杂质掺杂时，经过离子注入的半导体结构需要通过退火，激活注入的 杂质离子，使注入的杂质离子替位到晶格格点，完成半导体结构的掺杂。
[0004] 然而，在对同一半导体结构进行P型和N型两种类型的杂质掺杂时，由于不同材质 对应的激活温度不同，如果针对杂质材质分别进行多次退火，会对半导体结构表面形貌造 成很大的损伤，如果仅针对其中某一杂质的激活温度进行退火，则无法保证另一杂质的激 活率。
【发明内容】
[0005] 为解决上述技术问题，本发明提供一种半导体结构的掺杂方法，在进行P型和N型 两种类型的杂质掺杂时，既能够保证两种杂质的高激活率，同时，对半导体结构的表面形貌 损伤很小。技术方案如下：
[0006] -种半导体结构的掺杂方法，其特征在于，包括：
[0007] 对半导体结构分别进行P型杂质离子注入和N型杂质离子注入；
[0008] 对离子注入后的半导体结构进行退火；
[0009] 其中，所述退火过程包括：
[0010] 升温至第一激活温度，在所述第一激活温度保持第一预设时间；
[0011] 从所述第一激活温度升温至第二激活温度，在所述第二激活温度保持第二预设时 间；
[0012] 降温，完成退火。
[0013] 优选的，当所述P型杂质的激活温度小于所述N型杂质的激活温度时，所述第一温 度为所述P型杂质的激活温度，所述第二温度为所述N型杂质的激活温度。
[0014] 优选的，当所述P型杂质的激活温度大于所述N型杂质的激活温度时，所述第一温 度为所述N型杂质的激活温度，所述第二温度为所述P型杂质的激活温度。
[0015] 优选的，在所述P型杂质离子注入和N型杂质离子注入后，对所述半导体结构进行 退火前，还包括：
[0016] 在所述半导体结构表面上溅射形成碳膜。
[0017] 优选的，所述溅射的温度为20°C~500°C。
[0018] 优选的，所述半导体结构为碳化硅半导体结构。
[0019] 优选的，所述P型杂质为铝，N型杂质为氮。
[0020] 优选的，所述第一激活温度为1500°C~1650°C，所述第二激活温度为1700°C~ 1900 0C ；
[0021] 优选的，所述第一时间为3min~60min，第二时间为3min~30min。
[0022] 优选的，所述升温至第一激活温度前，还包括：
[0023] 通入保护气体，所述保护气体为惰性气体。
[0024] 与现有技术相比，本发明的有益效果为：
[0025] 本发明中的半导体结构的掺杂方法，在进行退火时，首先升温至第一激活温度，激 活其中一种杂质，接着，从第一激活温度再次升温至第二激活温度，激活另一种杂质，从而 能够保证两种杂质的高激活率。由于仅使用一次退火工艺，因而对所述半导体结构的表面 形貌损伤很小。
[0026] 此外，采用低温溅射工艺在退火前形成碳膜，能够保护半导体结构的表面形貌，进 一步避免退火过程对半导体结构的表面形貌的损伤。
【附图说明】
[0027] 为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使 用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于 本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其 他的附图。
[0028] 图1~3是现有技术3种掺杂工艺过程示意图；
[0029] 图4是本发明的半导体结构的退火方法流程示意图；
[0030]图5是本发明实施例一的半导体结构的掺杂方法流程示意图；
[0031] 图6是本发明实施例一的掺杂工艺过程示意图；
[0032] 图7是本发明实施例二退火前的半导体结构图；
[0033] 图8是本发明实施例二的温度变化曲线图。
【具体实施方式】
[0034] 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于 本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例，都属于本申请保护的范围。
[0035] 如【背景技术】所述，在对同一半导体结构进行P型和N型两种类型的杂质掺杂时，由 于不同材质对应的激活温度不同，如果针对杂质材质分别进行多次退火，会对半导体结构 表面形貌造成损伤，如果仅针对其中某一杂质的激活温度进行退火，则无法保证另一杂质 的激活率。
[0036] 例如，采用离子注入在碳化硅（SiC)材料中形成选择性掺杂的工艺方法中，碳化 硅N型注入杂质（以氮N为例）达到高激活率的退火温度约为1500°C，而P型注入杂质（以 铝Al为例）达到高激活率的退火温度约为1800°C。
[0037] 目前普遍做法是，在SiC基底完成P型离子注入和N型离子注入，在退火过程 中，一次升温至1500°C~1700°C范围内以同时激活两种杂质，或者，一次升温至1700°C~ 1900°C范围内以同时激活两种杂质。
[0038] 如图1和图2为上述两种方法的图示，其中，图Ia示出了形成的P型离子注入区 101，图Ib示出了形成的N型离子注入区102,图Ic示出了退火温度为1500°C~1700°C的 温度变化曲线图。图2a示出了形成的P型离子注入区101，图2b示出了形成的N型离子注 入区102,图2c示出了退火温度为1700°C~1900°C的温度变化曲线图。
[0039] 这两种方法中，退火温度为1500°C~1700°C时，由于该温度没有达到P型注入杂 质的激活温度，因而不能得到P型注入杂质的高激活率；而退火温度为1700°C~1900°C时， 虽然可以得到P型注入杂质的高激活率，但升温过程中温度在1500°C~1700°C的时间短， 使得N型注入杂质激活率低，并且，在升至1700°C~1900°C后，未激活的N型注入杂质会形 成扩散，导致N型杂质浓度分布不可控。
[0040] 另一种做法是进行两次高温退火。如图3所示，即先进行P型离子注入，形成P型 离子注入区101 (如图3a)，之后进行第一次高温退火（如图3b)，温度在1700°C~1900°C 范围内，随后进行N型离子注入，形成P型离子注入区101 (如图3c)，进行第二次高温退火 (如图3d)，温度在1500°C~1700°C范围内。
[0041] 这种方法虽然可以得到P型注入杂质和N型注入杂质的高激活率，且不会造成图2 方法中的N型注入杂质的扩散，但是工艺时间长，且多次退火会在碳化硅表面形成非晶层， 严重损伤半导体结构的表面形貌。
[0042] 有鉴于此，本发明提出一种半导体结构的掺杂方法，包括：
[0043] 步骤Sl:对半导体结构分别进行P型杂质离子注入和N型杂质离子注入；
[0044] 具体的，P型杂质离子注入和N型杂质离子注入的先后顺序可以根据半导体结构 的需要进行，并且，P型杂质离子注入和N型杂质离子注入的次数也可以根据半导体结构的 需要进行，即，所述次数可以为一次，也可以为多次。
[0045] 步骤S2 :对离子注入后的半导体结构进行退火；
[0046] 其中，请参考图4所示的本发明的半导体结构的退火方法流程示意图，所述退火 过程包括：
[0047] 步骤S21 :升温至第一激活温度，在所述第一激活温度保持第一预设时间；
[0048] 具体的，由于半导体结构中同时具有P型杂质和N型杂质，两种杂质对应两种不同 的激活温度，此时的第一激活温度为两种不同的激活温度中较低的激活温度。
[0049] 并且，在所述第一激活温度保持的第一预设时间，为对应第一激活温度的杂质能 够完全激活的时间。
[0050] 步骤S22 :从所述第一激活温度升温至第二激活温度，在所述第二激活温度保持 第二预设时间；
[0051] 具体的，所述第二激活温度对应两种不同的激活温度中较高的激活温度。
[0052] 并且，在所述第二激活温度保持的第二预设时间，为对应第二激活温度的杂质能 够完全激活的时间。
[0053] 步骤S23:降温，完成退火。
[0054]本发明中的半导体结构的掺杂方法，在进行退火时，首先升温至第一激活温度，激 活其中一种杂质，接着，从第一激活温度再次升温至第二激活温度，激活另一种杂质，从而 能够保证两种杂质的高激活率。由于仅使用一次退火工艺，因而不会损伤所述半导体结构 的表面形貌。
[0055] 以上是本发明的中心思想，下面将结合本发明实施例中的附图，对本发明实施例 中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例， 而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳 动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0056] 实施例一
[0057] 本实施例提供一种半导体结构的掺杂方法，请参考图5所示的本实施例半导体结 构的掺杂方法流程示意图，包括：
[0058] 步骤SlOl :对半导体结构分别进行P型杂质离子注入和N型杂质离子注入；
[0059] 具体的，如图6所示，在本实施例中，对所述半导体结构进行P型杂质离子注入和N 型杂质离子注入的次数均为1次，进行P型杂质离子注入和N型杂质离子注入的顺序为先 进行P型杂质离子注入，如图6a所示，形成P型杂质注入区201，之后，进行N型杂质离子注 入，如图6b所示，形成N型杂质注入区202。
[0060] 步骤S102 :在所述半导体结构表面上溅射形成碳膜；
[0061] 具体的，如图6c所示，通过低温溅射，在所述半导体结构表面上形成碳膜203。在 本实施例中，所述溅射的温度为20 °C~500 °C。
[0062] 在半导体结构表面上，通过溅射形成碳膜，可以在后续的退火过程中，保护所述半 导体结构的表面形貌，进一步避免退火过程对半导体结构的表面形貌的损伤。
[0063] 由于在进