一种集成栅级驱动功率器件及其制备方法
【技术领域】
[0001]本发明属于半导体功率器件技术领域，特别是涉及一种集成栅级驱动(Integrated Gate Driver Transistor, IGDT)功率器件及其制备方法。
【背景技术】
[0002]功率MOS器件的电荷平衡理论于十年前引入半导体行业，已在高压功率MOS器件市场设立了新的标杆。功率MOS器件基于电荷平衡技术，可以降低导通电阻和寄生电容，这使得功率MOS器件具有极快的开关特性，从而可以降低开关损耗，实现更高的功率转换效率。然而，功率MOS器件超快的开关性能也带了不必要的副作用。功率MOS器件芯片面积比普通功率MOS器件的芯片面积要小很多，这使得栅漏电容减小，导致器件开关时间缩短，漏极电压变化率增大，栅电压震荡剧烈，而且在关断时栅漏电容在初期处于低压反偏的大电容状态，栅漏电容的减小，使栅电压的振荡更为剧烈。栅电压震荡会导致器件或印刷电路板内的杂散寄生效应以及开关电源中功率MOS器件的非线性寄生电容，从而产生电磁干扰和稳定性问题。
[0003]现有技术通常是在电路板上通过改进电路来抑制功率MOS器件的电磁干扰问题，但是这会增加电路板上电路的复杂度并提高电路板的制造成本。现有技术中，还提出了一种通过在功率MOS器件的栅极金属垫与栅极之间集成一个电阻以在高电流状态下控制开关时漏极电压变化率并降低栅电压振荡的方法，其等效电路图如图1所示，功率MOS器件10中的栅极金属垫11与栅极(G)之间集成的栅极电阻(Rg) 12能够抑制漏源极峰值电压并能够防止功率MOS器件中导线电感和寄生电容产生的栅电压振荡。但是栅极电阻的增加会增大功率MOS器件的开关损耗，降低功率MOS器件的工作效率和可靠性。
【发明内容】
[0004]本发明的目的是为克服现有技术所存在的不足而提供一种集成栅级驱动(IGDT)功率器件及其制备方法，本发明通过在现有的功率器件内集成双极结型晶体管来抑制功率器件在开关时的栅电压震荡以降低电磁干扰，以显著提高功率器件的工作效率和可靠性。
[0005]根据本发明提出的一种集成栅级驱动(1TT)功率器件，包括:
[0006]在半导体衬底的底部设有第一掺杂类型的漏极及位于该漏极之上的第一掺杂类型的衬底外延层；
[0007]凹陷在所述衬底外延层内设有用于与衬底外延层杂质形成电荷平衡的第二掺杂类型的柱状掺杂区；
[0008]所述衬底外延层和柱状掺杂区内设有第二掺杂类型的体区，在所述体区内设有第一掺杂类型的源极；
[0009]所述衬底外延层之上设有栅介质层，所述栅介质层之上设有栅极，所述栅极通过栅极金属垫与外部电路连接，所述栅极金属垫与所述栅极之间设有第一电阻；
[0010]其特征在于，还包括双极结型晶体管；
[0011]所述双极结型晶体管的发射极与所述栅极连接；
[0012]所述双极结型晶体管的基极与所述栅极金属垫连接；
[0013]所述双极结型晶体管的集电极与所述源极连接。
[0014]本发明上述的一种集成栅级驱动(1TT)功率器件的进一步优选方案为:
[0015]本发明所述双极结型晶体管的基极与所述栅极金属垫之间设有第二电阻。
[0016]本发明所述双极结型晶体管的发射极与所述栅极之间设有第三电阻；或者所述双极结型晶体管的集电极与所述源极之间设有第三电阻。
[0017]本发明所述第二掺杂类型的柱状掺杂区内设有所述双极结型晶体管的基区，该基区内设有所述双极结型晶体管的发射区。
[0018]本发明所述双极结型晶体管为并联结构的双极结型晶体管组，所述双极结型晶体组中的每个双极结型晶体管的基极与基极并连、发射极与发射极并连、集电极与集电极并连。
[0019]本发明所述第一掺杂类型为η型掺杂，所述第二掺杂类型为P型掺杂；或者所述第一掺杂类型为P型掺杂，所述第二掺杂类型为η型掺杂。
[0020]本发明提出的一种集成栅级驱动(1TT)功率器件的制备方法，包括:
[0021]在第一种掺杂类型的漏极之上形成第一掺杂类型的衬底外延层；
[0022]在所述衬底外延层内形成凹陷在所述衬底外延层内的第二掺杂类型的柱状掺杂区；
[0023]其特征在于，还包括:
[0024]在所述柱状掺杂区和衬底外延层内形成功率器件元胞的第二掺杂类型的体区；
[0025]在所述柱状掺杂区内形成第一掺杂类型的阱区，作为所述双极结型晶体管结构的基区；
[0026]在所述柱状掺杂区和衬底外延层的表面形成第一层绝缘薄膜；
[0027]在所述第一层绝缘薄膜之上形成第一层导电薄膜；
[0028]刻蚀所述第一层导电薄膜，刻蚀后剩余的第一层导电薄膜形成器件的栅极以及第一电阻、第二电阻、第三电阻；
[0029]进行第一掺杂类型的离子注入，与在所述阱区内形成的双极结型晶体管的基区相连接，形成高浓度的基极，并在所述功率器件元胞的体区内形成功率器件的源极；
[0030]淀积第二层绝缘薄膜，并进行光刻和刻蚀以定义接触孔的位置；
[0031]进行第二掺杂类型的离子注入，在所述阱区内形成双极结型晶体管的发射极和集电极，并形成所述功率器件元胞的体区接触区；
[0032]淀积第二层导电薄膜，并进行光刻和刻蚀以形成栅极金属垫，同时将所述双极结型晶体管、栅极金属垫、第一电阻、第二电阻、第三电阻、栅极和源极进行连接。
[0033]本发明上述的一种集成栅级驱动(1TT)功率器件的制备方法的进一步优选方案为:
[0034]本发明所述第一层绝缘薄膜的材质为氧化硅、氮化硅、氮氧化硅或高介电常数的绝缘材料。
[0035]本发明所述第二层绝缘薄膜的材质为氧化硅或氮化硅。
[0036]本发明所述第一层导电薄膜的材质为掺杂的多晶硅。
[0037]本发明所述第二层导电薄膜的材质为掺杂的多晶硅、铜、铝、钨、钛、氮化钛和氮化钨中的一种或两种及以上组成的合金。
[0038]本发明与现有技术相比其显著优点在于:
[0039]第一，本发明是在现有的功率器件内集成双极结型晶体管和第一电阻，本发明的集成栅级驱动(IGDT)功率器件在关断时，当栅电压为低电压值时，流过双极结型晶体管的电流Ice较小，栅电流主要流过栅极金属垫与栅极之间的第一电阻，当栅电压产生震荡为大电压时，电流Ice较大，栅电流主要流过双极结型晶体管，这使得集成栅级驱动(IGDT)功率器件能够快速关断，不仅能够抑制栅电压震荡、降低电磁干扰，还能够提高功率器件的工作效率和可靠性，适用于开关损耗主要为关断损耗的方案。
[0040]第二，本发明将双极结型晶体管集成在功率器件内部，能够简化电路板的电路设计并降低电路板的制造成本。
[0041]第三，本发明降低了栅极上的寄生电感，抑制了栅极电感上产生的噪声，提高了功率器件器件工作的稳定性。
[0042]第四，本发明提出的一种集成栅级驱动(1TT)功率器件的制备方法，具有工艺过程简单、可靠和易于控制的优点。
【附图说明】
[0043]图1是现有技术的一种功率器件的等效电路示意图。
[0044]图2a和图2b是本发明提出的一种集成栅级驱动(IGDT)功率器件的两个实施例的等效电路不意图。
[0045]图3a是本发明提出的一种集成栅级驱动(IGDT)功率器件的一个实