减少沟道功率器件的源漏击穿电压蠕变的方法
【技术领域】
[0001]本发明涉及半导体制造领域，更具体地说，本发明涉及一种减少沟道功率器件的源漏击穿电压蠕变的方法。
【背景技术】
[0002]在现有技术中，在制造沟道功率器件时，一般的流程是，首先在单元器件区域外围的终端区域形成保护环(guard ring)，随后利用沟槽掩膜在单元器件区域形成沟槽，然后在沟槽的基础上执行栅极氧化物沉积和多晶硅沉积等步骤。单元器件区域外围的终端区域中形成的保护环能够保护单元器件区域中的沟道功率器件；而且实际上，保护环还有利于提高击穿电压。
[0003]然而，根据现有技术制造的沟道功率器件的源漏击穿电压有些时候会发生蠕变。具体地说，在正常状态下，单元器件区域中的沟道功率器件的源漏击穿电压是稳定的；但是，在漏极加压并保持一定时间的电流以后，源漏击穿电压会有所升高。而且，在大部分情况下，源漏击穿电压的蠕变甚至能够达到6.65%的程度。
[0004]因此，希望能够提供一种能够有效减少沟道功率器件的源漏击穿电压蠕变的方法。
【发明内容】
[0005]本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够有效减少沟道功率器件的源漏击穿电压蠕变的方法。
[0006]为了实现上述技术目的，根据本发明，提供了一种减少沟道功率器件的源漏击穿电压蠕变的方法，包括:
[0007]第一步骤:在单元器件区域外围的终端区域通过离子注入形成保护环；
[0008]第二步骤:利用沟槽掩膜在单元器件区域形成沟道功率器件的沟槽；
[0009]第三步骤:在沟槽的基础上执行栅极氧化物沉积和多晶硅沉积；
[0010]第四步骤:对多晶硅进行退火处理。
[0011]优选地，离子注入的注入深度为0.5um。
[0012]优选地，离子注入的注入离子为硼离子。
[0013]优选地，沟道功率器件为NMOS沟道功率器件。
[0014]优选地，在1150°C的温度下对多晶硅进行退火处理。
[0015]由此，根据本发明的减少沟道功率器件的源漏击穿电压蠕变的方法可通过在1150°C下的附加多晶硅退火处理来降低源漏击穿电压的蠕变，经试验结果验证，根据本发明第一优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法使得源漏击穿电压的蠕变降低至大约1.7%的水平。
[0016]为了实现上述技术目的，根据本发明，还提供了一种减少沟道功率器件的源漏击穿电压蠕变的方法，包括:
[0017]第一步骤:在单元器件区域外围的终端区域通过第一次离子注入形成保护环；
[0018]附加步骤:对保护环执行第二次离子注入；
[0019]第二步骤:利用沟槽掩膜在单元器件区域形成沟道功率器件的沟槽；
[0020]第三步骤:在沟槽的基础上执行栅极氧化物沉积和多晶硅沉积；
[0021]第四步骤:对多晶硅进行退火处理。
[0022]优选地，第一次离子注入的注入深度为0.5um_lum。
[0023]优选地，第二次离子注入的注入深度为1.lum_2um。
[0024]优选地，第一次离子注入和第二次离子注入的注入离子为硼离子。
[0025]优选地，在1150°C的温度下对多晶硅进行退火处理。
[0026]由此，根据本发明的减少沟道功率器件的源漏击穿电压蠕变的方法可通过对保护环的附加离子注入处理，以及通过在1150°C下的附加多晶硅退火处理来降低源漏击穿电压的蠕变；经试验结果验证，根据本发明第一优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法使得源漏击穿电压的蠕变降低至大约0.1%的水平。
【附图说明】
[0027]结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中:
[0028]图1示意性地示出了根据本发明第一优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法的流程图。
[0029]图2示意性地示出了根据本发明第二优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法的流程图。
[0030]需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
【具体实施方式】
[0031]为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
[0032]<第一优选实施例>
[0033]图1示意性地示出了根据本发明第一优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法的流程图。
[0034]如图1所示，根据本发明第一优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法包括:
[0035]第一步骤S1:在单元器件区域外围的终端区域通过离子注入形成保护环；优选地，离子注入的注入深度大约为0.5um。优选地，离子注入的注入离子为硼离子。
[0036]第二步骤S2:利用沟槽掩膜在单元器件区域形成沟道功率器件的沟槽；优选地，例如，沟道功率器件为NMOS沟道功率器件。
[0037]第三步骤S3:在沟槽的基础上执行栅极氧化物沉积和多晶硅沉积；
[0038]第四步骤S4:对多晶硅进行退火处理。优选地，在1150°C的温度下对多晶硅进行退火处理。
[0039]由此，根据本发明第一优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法可通过在1150°C下的附加多晶硅退火处理来降低源漏击穿电压的蠕变，经试验结果验证，根据本发明第一优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法使得源漏击穿电压的蠕变降低至大约1.7%的水平。
[0040]<第二优选实施例>
[0041]图2示意性地示出了根据本发明第二优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法的流程图。
[0042]如图2所示，根据本发明第二优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法包括:
[0043]第一步骤S1:在单元器件区域外围的终端区域通过第一次离子注入形成保护环；优选地，第一次离子注入的注入深度大约为0.5um-lum。优选地，第一次离子注入的注入离子为硼离子。
[0044]附加步骤Sll:对保护环执行第二次离子注入；优选地，第二次离子注入的注入深度大约为1.lum-2um。优选地，第二次离子注入的注入离子为硼离子。
[0045]第二步骤S2:利用沟槽掩膜在单元器件区域形成沟道功率器件的沟槽；优选地，例如，沟道功率器件为NMOS沟道功率器件。
[0046]第三步骤S3:在沟槽的基础上执行栅极氧化物沉积和多晶硅沉积；
[0047]第四步骤S4:对多晶硅进行退火处理。优选地，在1150°C的温度下对多晶硅进行退火处理。
[0048]由此，根据本发明第二优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法可通过对保护环的附加离子注入处理，以及通过在1150°C下的附加多晶硅退火处理来降低源漏击穿电压的蠕变；经试验结果验证，根据本发明第一优选实施例的减少沟道功率器件的源漏击穿电压蠕变的方法使得源漏击穿电压的蠕变降低至大约0.1%的水平。
[0049]此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
[0050]可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【主权项】
1.一种减少沟道功率器件的源漏击穿电压蠕变的方法，其特征在于包括: 第一步骤:在单元器件区域外围的终端区域通过离子注入形成保护环； 第二步骤:利用沟槽掩膜在单元器件区域形成沟道功率器件的沟槽； 第三步骤:在沟槽的基础上执行栅极氧化物沉积和多晶硅沉积； 第四步骤:对多晶硅进行退火处理。2.根据权利要求1所述的减少沟道功率器件的源漏击穿电压蠕变的方法，其特征在于，离子注入的注入深度为0.5um。3.根据权利要求1或2所述的减少沟道功率器件的源漏击穿电压蠕变的方法，其特征在于，离子注入的注入离子为硼离子。4.根据权利要求1或2所述的减少沟道功率器件的源漏击穿电压蠕变的方法，其特征在于，沟道功率器件为NMOS沟道功率器件。5.根据权利要求1或2所述的减少沟道功率器件的源漏击穿电压蠕变的方法，其特征在于，在1150°C的温度下对多晶硅进行退火处理。6.一种减少沟道功率器件的源漏击穿电压蠕变的方法，其特征在于包括: 第一步骤:在单元器件区域外围的终端区域通过第一次离子注入形成保护环； 附加步骤:对保护环执行第二次离子注入； 第二步骤:利用沟槽掩膜在单元器件区域形成沟道功率器件的沟槽； 第三步骤:在沟槽的基础上执行栅极氧化物沉积和多晶硅沉积； 第四步骤:对多晶硅进行退火处理。7.根据权利要求6所述的减少沟道功率器件的源漏击穿电压蠕变的方法，其特征在于，第一次离子注入的注入深度为0.5um-lum。8.根据权利要求6或7所述的减少沟道功率器件的源漏击穿电压蠕变的方法，其特征在于，第二次离子注入的注入深度为1.lum-2um。9.根据权利要求6或7所述的减少沟道功率器件的源漏击穿电压蠕变的方法，其特征在于，第一次离子注入和第二次离子注入的注入离子为硼离子。10.根据权利要求6或7所述的减少沟道功率器件的源漏击穿电压蠕变的方法，其特征在于，在1150°C的温度下对多晶硅进行退火处理。
【专利摘要】本发明提供了一种减少沟道功率器件的源漏击穿电压蠕变的方法，包括：在单元器件区域外围的终端区域通过第一次离子注入形成保护环；对保护环执行第二次离子注入；利用沟槽掩膜在单元器件区域形成沟道功率器件的沟槽；在沟槽的基础上执行栅极氧化物沉积和多晶硅沉积；在1150℃的温度下对多晶硅进行退火处理。
【IPC分类】H01L21/265, H01L21/321
【公开号】CN105185698
【申请号】CN201510491115
【发明人】张怡
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年12月23日
【申请日】2015年8月11日