半导体元件搭载用基板的制造方法
【技术领域】
[0001]本发明涉及一种半导体元件搭载用基板的制造方法，该半导体元件搭载用基板是在金属板等具有导电性的基板的表面具备有成为端子等的镀层的基板。
【背景技术】
[0002]公知有以以下方式制作而成半导体装置:在具有导电性的基材的一表面侧以规定图案形成抗蚀剂掩模，在自抗蚀剂掩模暴露的基材上镀敷导电性金属，从而形成半导体元件搭载用的金属层和用于与外部连接的电极层，通过去除抗蚀剂掩模形成半导体元件搭载用基板，接着，在该半导体元件搭载用基板的金属层部分搭载半导体元件，在将半导体元件和电极层引线键合后进行树脂密封，去除基材，从而在树脂侧使金属层和电极层暴露。
[0003]这样的半导体装置由以往被称为引线框的厚度为0.1mm?0.25mm的金属基材形成，但代替以往的金属基材，通过使用以0.0lmm?0.08mm左右的厚度利用镀敷形成的金属层、电极层来实现薄型化。在该情况下，去除制作所使用的基材，但此时重要的是使利用镀敷形成的金属层、电极层与密封树脂之间可靠地密合并残留在树脂侧。
[0004]在专利文献I中，记载有这样一种方法:通过使导电性金属超过所形成的抗蚀剂掩模地进行电沉积(镀敷)，获得在金属层和电极层的上端部周缘具有突出部的半导体元件搭载用基板，并在树脂密封时使金属层和电极层的突出部以咬入树脂的方式可靠地残留在树脂侧。
[0005]在专利文献2中记载有这样一种方法:通过使用散射紫外光将抗蚀剂掩模形成为梯形从而将金属层或电极层形成为截面为顶边侧较宽的梯形的形状。
[0006]现有技术文献_7] 专利文献
[0008]专利文献1:日本特开2002 - 9196号公报
[0009]专利文献2:日本特开2007 - 103450号公报
【发明内容】
[0010]发明要解决的问题
[0011 ] 在专利文献I所述的使导电性金属超过抗蚀剂掩模地进行电沉积的方法中，通过使所形成的金属层的电极层自抗蚀剂掩模扩展(日文:才一/《一/、y夕' )并通过施加镀敷来形成。该金属层和电极层的扩展量与超过了抗蚀剂掩模的镀层厚度成比例。但是，由于根据抗蚀剂掩模的图案形状、镀敷条件的不同，镀层厚度的偏差较大，因此，金属层和电极层的檐长度也同样地偏差较大。由此，在设定半导体搭载用基板的金属层和电极层的尺寸、间隔等的情况下，必须考虑该檐长度的偏差，从而难以减小金属层和电极层的尺寸、间隔。
[0012]另外，专利文献2所示的使用散射紫外光将抗蚀剂掩模的开口部的截面形状形成为顶边侧较宽的梯形的方法在所使用的抗蚀层的厚度到25 μπι左右时较为有效。因而，可以说专利文献2所示的方法是在所形成的金属层或电极层的厚度大约到20 μ m左右时较为有效的方法。
[0013]但是，例如在将抗蚀层增厚至50 μπι左右的情况下，由于紫外光被抗蚀剂吸收而光越向金属板方向则越逐渐减弱，因此，抗蚀剂掩模的开口部截面形状的梯形的底角变得接近90度(即长方形)，或变得比90度更小而成为金属板侧成为长边的梯形形状。因而，在开口部内通过镀敷而形成的金属层或电极层的形状不会成为顶边侧较宽的梯形，因此，金属层与树脂之间或电极层与树脂之间的密合性降低。
[0014]为了进一步提高半导体元件搭载用基板的金属层与树脂之间和电极层与树脂之间的密合性，有效的方法是进一步增加金属层和电极层的厚度。或者，为了使金属层和电极层咬入树脂，有效的方法是:将金属层和电极层设为截面为顶边侧较宽的梯形形状或形成为包括具有凹凸的轮廓或除了设为顶边侧较宽的梯形形状以外还形成为包括具有凹凸的轮廓。
[0015]因而，优选的是增厚抗蚀层从而增加金属层、电极层的厚度。另外，更优选的是，形成能形成截面为顶边侧较宽的梯形形状或具有凹凸的轮廓的镀层的抗蚀剂掩模，然后使用该抗蚀剂掩模形成截面为顶边侧较宽的梯形形状或包括具有凹凸的轮廓的镀层。另外，通过镀层而形成的金属层、电极层的厚度因梯形的形状、凹凸的形状而不同，但制造半导体元件搭载用基板基本上需要使得金属层、电极层的厚度为30 μπι?100 μπι左右。
[0016]本发明的半导体元件搭载用基板的制造方法即是为了解决上述的课题而做成的。根据本发明的一实施方式，通过使金属层、电极层形成得较厚且形成为金属层、电极层的截面形状具有凹凸，而能够提供一种可进一步提高金属层与树脂之间、电极层与树脂之间的密合性的半导体元件搭载用基板。
_7] 用于解决问题的方案
[0018]为了达成上述目的，本发明的一实施方式为一种半导体元件搭载用基板的制造方法，该半导体元件搭载用基板在具有导电性的基板的表面包括有成为端子等的镀层，其特征在于，该半导体元件搭载用基板的制造方法依次经过以下工序:利用主感光波长不同的第I干膜抗蚀剂和第2干膜抗蚀剂在上述基板的表面形成多个抗蚀层的工序；第I曝光工序，自上述多个抗蚀层的上方使用第I曝光用掩模从上述多个抗蚀层中选择性地使由上述第I干膜抗蚀剂形成的至少一个抗蚀层以第I图案感光；第2曝光工序，自上述多个抗蚀层的上方使用第2曝光用掩模从上述多个抗蚀层中使由上述第2干膜抗蚀剂形成的至少一个抗蚀层以第2图案感光；显影工序，去除上述多个抗蚀层的未曝光部分而使上述基板的表面局部暴露，从而形成具有开口部的抗蚀剂掩模；对上述基板的表面的暴露的部分实施镀敷从而形成镀层的工序；以及去除上述抗蚀剂掩模的工序。
[0019]另外，在本发明的一实施方式中，优选的是，上述第I曝光用掩模和上述第2曝光用掩模上描绘的图案不同。使用第I曝光用掩模和第2曝光用掩模对包括上述两种干膜抗蚀剂的上述多个抗蚀层进行曝光并显影，从而制作暴露上述基板表面的镀敷用的抗蚀剂掩模，但优选的是，通过使该第I曝光用掩模和第2曝光用掩模上描绘的图案不同，从而在抗蚀剂掩模的上述开口部的截面形成有台阶。
[0020]另外，在本发明的一实施方式中，优选的是，在曝光时，使用带通滤波器选择规定波长的紫外线来进行上述第I曝光工序或上述第2曝光工序。
[0021]另外，在本发明的一实施方式中，优选的是，在曝光时，使用仅能够使所选择的抗蚀层曝光的波长的紫外线进行上述第I曝光工序和上述第2曝光工序。
[0022]发明的效果
[0023]在成为半导体基板材料的导电性材料上粘贴两层、三层主感光波长不同的两种干膜抗蚀剂，隔着曝光掩模利用可由目标的层感光的单线紫外光进行曝光，从而仅对所粘贴的多层干膜抗蚀剂中的目标层进行图案化曝光，对各层实施以上工序，并对干膜抗蚀剂进行显影，由此，能够制作截面为顶边侧较宽的梯形形状、截面为T形形状或截面的轮廓为凹凸形状的开口部。然后，通过电沉积层叠镀层，能够以干膜抗蚀剂的开口部作为铸模将镀敷金属形成为与上述开口部相同的形状，因此，使金属层、电极层的截面形状形成为具有凹凸的形状，由此，能够提供一种提高金属层与树脂之间、电极层与树脂之间的密合性的半导体元件搭载用基板。
【附图说明】
[0024]图1的(a)是利用本发明的一实施方式的制造方法在具有导电性的基板上使用主感光波长不同的两种干膜抗蚀剂形成包含两层的抗蚀剂掩模并进行接下来的处理，而实施了期望的镀敷时的剖视图，图1的(b)和图1的(C)是使用感光波长不同的两种干膜抗蚀剂形成包含三层的抗蚀剂掩模，并实施了期望的镀敷时的剖视图。
[0025]图2的(a)至图2的(e)是表示沿着实施例1所示的抗蚀层为两层的情况下的制造方法的制造流程的每个工序中的处理的剖视图。
[0026]图3的(a)至图3的(e)是表示沿着实施例2所示的抗蚀层为三层的情况下的制造方法的制造流程的每个工序中的处理的剖视图。
[0027]图4的(a)至图4的(e)是表示沿着实施例3所示的抗蚀层为三层的情况下的制造方法的制造流程的每个工序中的处理的剖视图。
【具体实施方式】
[0028]首先，在具有导电性的基板的表面使用感光波长不同的干膜抗蚀剂形成两层或三层的抗蚀层。虽然能够形成为四层以上，但导致成本上升，因而优选两层或三层。
[0029]接着，使用第I曝光用掩模利用可由目标的抗蚀层感光的紫外光进行第I曝光，接着使用第2曝光用掩模利用可由其他的抗蚀层感光的紫外光进行第2曝光，并通过显影在多个抗蚀层上设置开口部从而形成抗蚀剂掩模。此时，曝光用掩模形成为能在开口部截面的轮廓上由多个抗蚀层形成凹凸。形成有该开口部的抗蚀剂掩模用作镀敷用掩模。
[0030]然后，在所形成的开口部上暴露基板表面，进行所需的电镀处理并形成了截面的轮廓具有凹凸的镀层，之后，剥离抗蚀剂掩模，从而能够获得半导体元件搭载用基板。
[0031]更具体而言，例如，如图1所示，在成为半导体基板材料的导电性材料I上粘贴两层、三层主感光波长不同的干膜抗蚀剂(例:DI用DFR(h线)、通用DFR(主波长i线)等)，隔着曝光掩模利用可由目标的抗蚀层感光的单线紫外光(例:仅h线、仅i线)进行曝光，从而仅对所粘贴的多层抗蚀层中的目标层进行图案化曝光。对各层施加以上工序，并对抗蚀层进行显影，由此，形成包含两层或三层的抗蚀剂掩模10、11、12，并制作截面T形形状(图1的(a))或截面