电子组件、其制造方法和具有电子组件的印刷电路板的制作方法
【技术领域】
[0001] 本发明设及一种电子组件W及其制造方法。
【背景技术】
[0002] 从DE10 2009 013 818Al中已知一种制造电子装置的方法，其中，在制备具有第 一导电层的载体之后，在该第一导电层上方施加第一绝缘层，并且产生至少一个从该第一 绝缘层的第一面到该第一绝缘层的第二面的通路孔。在载体上安装至少两个半导体忍片， 并且在载体上方施加第二绝缘层。然后，打开该第二绝缘层，直到暴露载体，并且在被打开 的第二绝缘层上方沉积金属层，之后将该至少两个半导体忍片分离。
[0003] 从DE10 2010 060 855Al中已知一种具有导电忍层的电子组件，该导电忍层具 有施加在两面的由导电材料制成的第一层，并且具有至少一个布置在该第一层的凹槽中的 电子部件。第一层分别被电绝缘的导热层覆盖，并且在该导热层上分别设置有由导电材料 制成的另一层，该另一层分别涂敷有由导电材料制成的覆盖层。此外，设置有由覆盖层的材 料制成的通路孔，其延伸通过覆盖电子部件的电绝缘的导热层化及由导热和导电材料制成 的另一层，W便接触该电子部件。
【发明内容】
[0004] 与此相对，根据本发明，提出了一种具有权利要求1和2的特征的电子组件、一种 具有权利要求10的特征的其制造方法W及一种根据权利要求18的具有根据本发明的电子 组件的印刷电路板。
[0005] 本发明的基本思想在于，为电子组件提供载体层，使其热膨胀系数匹配于要装配 (即要安装）的电子部件（例如忍片）的热膨胀系数。根据本发明，由此使基板和忍片之间 的热膨胀系数的差减小，由此使得可靠性提高。相对于现有技术，根据本发明的电子组件展 现了成本低廉并且还更可靠的替选方案。
[0006] 运通过为电子组件的载体层使用其它材料来实现。载体层的材料的选择标准是低 热膨胀系数，W便在例如在进行焊接时出现的溫度变化时获得忍层的高的维度稳定性。"低 热膨胀系数"在本发明的意义下应当被理解为至少在溫度区间内（也就是说在特定溫度范 围内）出现的特别或者甚至异常小的热膨胀系数。其示例是还W商标Invar饭已知的铁儀 合金化Ni36。然而，对于本领域技术人员来说，已知满足所描述的条件的其它合金，例如 化65M35或者化-33Ni-4. 5Co,其通过与大约5%的钻制成合金而具有进一步降低的膨胀 系数。铜钢合金也是可W的。在市场上例如已知Inovco饭或者Kova悚。在运种情境下， 本领域技术人员也使用术语"CTE匹配的合金"。
[0007] 根据本发明，将忍层的热膨胀系数匹配于设置用于装配的电子部件。运种匹配可 W通过一方面优化低膨胀系数（其在提高寿命的方向上起作用）、另一方面优化电和热特 性来进行，W便能够使该组件W高性能工作。殷钢（Invar)是一种不良的热和电导体。
[0008] 对于根据本发明的载体层的构造，提供了多种变形方案：可W对由导电材料制成 的忍层涂敷由具有低热膨胀系数的材料制成的层。另一种变形方案提供了对由具有低热膨 胀系数的材料制成的忍层涂敷由导电材料制成的层。最后，还可W对由导电材料制成的忍 层至少局部地W具有低热膨胀系数的材料渗杂，或者相反。为运种渗杂特别提供了载体层 的装配区域，在稍后的装配步骤中在该装配区域上布置总热膨胀系数所针对的电子部件。 也可W将运些变形方案组合。
[0009]由具有低热膨胀系数的材料制成的忍层在至少一个装配区域中装配有至少一个 电子部件、例如功率半导体等。替选地，在装配之前，对忍层在两面锻敷导电的第一层。该 锻敷在一些忍层材料的情况下可能是必要或者有利的，而在其它材料的情况下可能是不必 要的。施加在忍层上的第一层（或者也称为锻敷层）的材料（至少在溫度区间内）具有比 忍层高的热膨胀系数。通常，第一层的材料是铜，但是也可W使用其它本领域技术人员熟知 的合适的材料。
[0010] 相反，也可W在由例如具有高膨胀系数的铜制成的忍层上沉积膨胀系数比忍材料 的膨胀系数低的例如化Ni36的第一层。该沉积例如可W通过电锻进行。 W11] 运也可W通过在（电锻）沉积中在（电锻）锻层中一起渗入膨胀系数非常低的固 体、例如SiC来实现。通过渗入该固体，产生比电锻锻层独自的膨胀系数总体上更低的膨胀 系数。如果在沉积期间，逐渐增大渗入的固体的比例，则膨胀系数可W逐步地从高向低变 化，运使得由具有高膨胀系数的载体材料和具有低膨胀系数的要装配的部件构成的最终的 系统的可靠性进一步更高。
[0012] 根据本发明，通过选择忍层与锻敷层的厚度比，可W对热膨胀系数进行"精细调 节"，W便使其尽可能准确地匹配于由要安装的电子部件给出的框架条件。膨胀系数越低， 选择越厚的忍层。
[0013] 如前面已经描述的，载体层的忍层可W至少部分或局部地具有与忍层的材料不同 的材料。运使得能够对热膨胀系数进行进一步地"精细调节"。
[0014] 例如可W将具有另一种材料的忍层的区域设置在安装区域下方。
[0015] 具有另一种材料的忍层的区域例如可W由忍层的材料中的由电沉积的铜（或者 另一种合适的导电材料）填充的孔形成。
【附图说明】
[0016] 本发明的其它优点和构造从说明书和附图中得到。
[0017] 很明显，上面提及的特征和下面还要说明的特征不仅能够W相应地给出的组合、 而且能够W其它组合或者单独地应用，而不脱离本发明的范围。
[001引根据实施例在附图中示意性地、而不是按照比例地示出了本发明，W进行图示，下 面将参考附图详细地描述本发明。
[0019] 图1示出了根据本发明的电子组件的忍层。
[0020] 图2示出了两面施加有第一层的图1的忍层。
[0021] 图3示出了具有用于部件安装的选择性地锻敷的表面的图2的层序列。
[0022] 图4示出了安装有部件的图3的层序列。
[0023] 图5A和5B示出了部件封装的两个实施例变型。
[0024] 图6A和6B示出了施加有补偿层的图5A和5B的两个层序列。
[00巧]图7A和7B不出了压合之后的图6A和她的两个层序列。 阳0%] 图8A和8B示出了制孔和建立通路连接的步骤之后的图7A和7B的两个层序列。
[0027] 图9示出了具有至少部分地由另一种材料构成的忍层的实施例变型。
[0028] 图10示出了具有设置在安装区域外部的用于散热的通路孔的实施方式。
[0029] 图11示出了图10的实施方式的替换方案。
【具体实施方式】
[0030] 图1示出了具有上表面12和下表面14的根据本发明的电子组件的忍层10。根据 本发明，所示出的实施例的忍层10由具有低热膨胀系数的材料、例如由合适的铁儀合金制 成。然而，将常用的具有相对高的热膨胀系数的导电材料、例如铜设置为忍层也在本发明的 范围内。
[0031] 在接下来的步骤中，例如通过锻敷对忍层10的整个表面设置由导电材料构成的 薄的第一层16 (参见图2)。在基板10的上表面12和/或下表面14上施加第一层16。该 施加例如通过沉积（锻敷、电/电化学沉积）或者通过本领域技术人员已知的其它合适的 技术措施（例如喷锻、真空沉积等）来进行。忍层10的厚度一般处于大约IOOym至大约 500ym的范围内。如果忍层由例如铜构成，则使用由具有低热膨胀系数的材料构成的层作 为另一个第一层。
[0032] 替换地，可W使用通过漉压包层制造的预先制造好的在市场上可获得的CIC层 (CIC:铜-殷钢-铜）。运种可获得的制造好的CIC层一般的厚度为150ym的虹V班愈和 分别ISym的铜。
[0033] 图3示出了在第一层16上施加有安装层18的图2的层序列。安装层18仅部分 地施加在第一层16上设置为进行安装的位置（安装区域A)。安装层18例如是由贵金属 (例如银、金、锡等）构成的层，专业术语也称为"接触表面"。安装层通过本领域技术人员 已知的方法来施加（利用光刻的选择性锻敷）。
[0034] 可选地，可W省去第一层16的锻敷，而直接在基板10或施加在基板上的安装层18 上进行安装。还可W给出如下应用，在运些应用中，不需要贵金属层18,而可W直接在载体 层上进行安装。此外，在所提及的变型中的每一个中，可W设置对于本领域技术人员来说本 身已知的增附层，W方便安装过程。
[0035] 在接下来的步骤中，对图2或图3的层序列安装电子部件20(参见图4)。电子部 件20例如是诸如例如M0SFET、IGBT、二极管等的功率半导体。W对于本领域技术人员来说 本身已知的方式，借助例如扩散焊接、导电胶、正常焊接等进行安装。在银烧结的情况下，需 要前面描述的接触表面18。
[0036] 然后，用封装材料22或22'封装安装的电子部件20,如在图5A和5B中所示出的。 封装可W完整地（图5A)或者仅对部件的侧面（图5B)进行。作为封装材料，例如考虑借 助丝网印刷、刻板印刷或者注模法施加的环氧树脂。然而，还可W考虑还W填料在CTE和热 导率方面进行优化的其它有机树脂。
[0037] 为了进行高度补偿，在所封装的部件20的侧面、即围绕由封装22、22'定义的安装 区域A，施加至少一个具有