一种提升取光效率的GaN-LED芯片的制作方法
【技术领域】
[0001]本发明涉及LED芯片的生产技术领域。
【背景技术】
[0002]为了提升LED的取光效率，从业人员提出在芯片切割道上设置点阵排列的若干锥形台的方式以增加测出光的反射。
[0003]现有切割道的方法是=GaN-LED外延片通过ICP刻蚀划分GaN-LED芯片，并在相邻的芯片之间形成切割道。由于现有生产切割道是直接将GaN-LED外延片上的部分P-GaN层、多量子阱层和N-GaN层进行平面化切割，即切割道为平面结构，并整体低于LED的有效发光层，如图1所示，因此从LED有效发光层发出的侧向光则没有被有效利用从正向反射出，造成取光效率不能有效提尚。
【发明内容】
[0004]本发明目的是提出一种能克服以上现有技术方法缺陷的提升取光效率的GaN-LED芯片。
[0005]本发明包括设置在外延片上的芯片区域和切割道区域，其特征在于在所述切割道区域设置点阵排列的若干锥形台，各锥形台的底部连接在外延片的N-GaN层上，各锥形台具有能够将外延片的多量子阱层发出的侧向光反射至芯片正面的侧面。
[0006]本发明通过在LED芯片切割道设计的锥形台，增加LED芯片侧出光的反射渠道，以此来增加LED芯片取光效率，使正向光的出光量增加，从而提升LED芯片亮度。
[0007]本发明芯片区域的设计适用于现有的正装、倒装或垂直结构等。
[0008]进一步地，本发明各锥形台由P-GaN层、多量子阱层和N-GaN层组成。
【附图说明】
[0009]图1为现有技术中具有切割道的GaN-LED芯片的断面结构示意图。
[0010]图2为本发明GaN-LED芯片的正面结构示意图。
[0011]图3为图2中部分断面结构示意图。
【具体实施方式】
[0012]如图2、3所示，本发明是在处延片上制作若干芯片区域A和若干切割道区域B。处延片设有衬底1，在衬底I上依次生长U-GaN层2、N-GaN层3、多量子阱层4和P-GaN层5。
[0013]在切割道区域B内设置点阵排列的若干锥形台C，各锥形台C的底部连接在处延片的N-GaN层3上，各锥形台C由P-GaN层、多量子阱层和N-GaN层组成。
[0014]各锥形台C具有能够将多量子阱层4发出的侧向光反射至芯片正面的侧面。
[0015]芯片制作工艺流程与现有的传统芯片制作工艺一致。唯一不同的是在切割道上放置图形，此项技术并不增加工艺复杂程度。
【主权项】
1.一种提升取光效率的GaN-LED芯片，包括设置在外延片上的芯片区域和切割道区域，其特征在于在所述切割道区域设置点阵排列的若干锥形台，各锥形台的底部连接在外延片的N-GaN层上，各锥形台具有能够将外延片的多量子阱层发出的侧向光反射至芯片正面的侧面。2.根据权利要求1所述制作方法，其特征在于各锥形台由P-GaN层、多量子阱层和N-GaN层组成。
【专利摘要】一种提升取光效率的GaN-LED芯片，涉及LED芯片的生产技术领域，包括设置在外延片上的芯片区域和切割道区域，其特征在于在所述切割道区域设置点阵排列的若干锥形台，各锥形台的底部连接在外延片的N-GaN层上，各锥形台具有能够将外延片的多量子阱层发出的侧向光反射至芯片正面的侧面。本发明通过在LED芯片切割道设计的锥形台，增加LED芯片侧出光的反射渠道，以此来增加LED芯片取光效率，使正向光的出光量增加，从而提升LED芯片亮度。本发明芯片区域的设计适用于现有的正装、倒装或垂直结构等。
【IPC分类】H01L33/10, H01L33/20
【公开号】CN105206729
【申请号】CN201510717801
【发明人】陈亮, 李俊贤, 魏振东, 刘英策, 李小平, 黄新茂, 陈凯轩, 张永, 林志伟, 姜伟, 卓祥景, 方天足
【申请人】厦门乾照光电股份有限公司
【公开日】2015年12月30日
【申请日】2015年10月30日