用于减法金属集成的衬层和阻挡层应用
【技术领域】
[0001] 本发明总体上涉及半导体制造工艺，具体涉及用于减法金属集成的衬层和阻挡层 应用。
【背景技术】
[0002] 有效的金属互连件、线和通孔的制造对于半导体器件制造是至关重要的。镶嵌处 理已经成为用于形成铜互连件的主要集成电路制造技术。然而，由于要在半导体器件中制 造较小的临界尺寸特征，因此传统的金属镶嵌方法可能不适于超出22纳米的先进技术节 点。
【发明内容】
[0003] 本发明提供了通过减法蚀刻和衬层沉积方法制造互连件、线或通孔的方法。一个 方面涉及了一种通过以下步骤处理半导体衬底的方法：在铜覆盖层上执行减法蚀刻以形成 特征的图案；处理图案化的铜以减少铜表面；以及在所述衬底上沉积电介质层。
[0004] 在许多实施方式中，图案包括特征，并且通过沉积所述铜覆盖层所形成的晶粒大 小平均大于通过所述减法蚀刻所形成的所述特征的尺寸。在许多实施方式中，所述图案中 的线具有介于约5 :1和约1 :1之间的深宽比。
[0005] 在不同实施方式中，该方法还包括在执行减法蚀刻之前在所述衬底上沉积一个或 者多个下伏层，以使得所述铜覆盖层沉积在所述一个或者多个下伏层上。在许多实施方式 中，所述一个或者多个下伏层中的一个包括钽和/或钽氮化物。在不同实施方式中，执行所 述减法蚀刻还包括去除所述金属的所述铜覆盖层的区域以形成所述特征。
[0006] 在不同实施方式中，处理所述图案化的铜还包括将所述铜暴露于还原剂，所述还 原剂如氢（H2)、氨（NH3)和氢/氮（H2/N2)。在许多实施方式中，处理所述图案化的铜修复了 所述铜的所述表面。在不同实施方式中，所述图案化的铜被暴露于紫外光。在不同实施方式 中，使用远程等离子体或原位等离子体来增强所述铜表面修复。在一些实施方式中，图案化 的铜被处理并且同时暴露于紫外光。所述处理可以持续进行介于约1秒和约300秒之间的 时间。处理期间内的温度可以是介于约l〇〇°C和约400°C之间或者介于约200°C和约400°C 之间。
[0007] 在许多实施方式中，沉积所述电介质层包括沉积电介质阻挡层。在一些实施方式 中，所述电介质阻挡层包括高k材料，其中k大于或者等于3,或者使得k大于或等于4。在 一些实施方式中，所述电介质阻挡层被沉积成具有小于约3nm的厚度。在不同实施方式中， 所述电介质层被沉积以留下空气间隙。
[0008] 在一些实施方式中，该方法包括：在铜覆盖层上执行减法蚀刻以形成特征的图案； 处理图案化的铜以减少铜表面；在图案化的铜上选择性地沉积铜-电介质交界层；以及在 所述衬底上沉积电介质层。在一些实施方式中，所述铜覆盖层使用光致抗蚀剂作为图案化 掩模进行减法蚀刻。在不同实施方式中，所述铜-电介质交界材料是由化学气相沉积或者 原子层沉积所沉积的钴。在许多实施方式中，所述铜-电介质交界材料相对于铜的粘合能 量为至少约5J/m2或者至少约5J/m2。在一些实施方式中，所述铜-电介质交界材料被沉积 成具有小于约30人.或者约20A伯厚度。在一些实施方式中，该方法还包括各向异性蚀刻所 述电介质层。所述电介质层可以是电介质阻挡层或者衬层、或者电介质主体层。
[0009] 在一些实施方式中，该方法包括蚀刻所述电介质层以形成至少一个电介质间隔， 其中所述至少一个电介质间隔包含选自由铝氧化物、SiOC、SiNC和硅氧化物构成的组的材 料。
[0010] 另一个方面涉及一种通过下述步骤在半导体衬底上形成金属互连件的方法：在金 属覆盖层上执行减法蚀刻以形成特征的图案；处理图案化的金属；在所述金属上选择性地 沉积金属-电介质交界层；以及在所述衬底上沉积电介质层。在许多实施方式中，沉积所述 电介质层包括沉积电介质阻挡层。在一些实施方式中，所述金属是使用光致抗蚀剂作为图 案化掩模进行减法蚀刻的。
[0011] 另一个方面涉及一种被配置以处理半导体衬底的装置，该装置包括（a)沉积室， 其包括：喷头；衬底支撑件；以及一个或者多个气体进口；以及（b)控制器，其用于控制在 所述装置中的操作，所述控制器包括用于下述操作的机器可读指令：将蚀刻反应物引入到 所述沉积室以在所述衬底上减法蚀刻铜覆盖层以形成特征的图案；将处理反应物引入所述 沉积室以减少所述铜表面；引入第一组前体以在所述图案化的铜上选择性地沉积铜-电介 质交界材料；以及引入第二组前体以在所述衬底上沉积电介质层。在一些实施方式中，所述 控制器包括指令，用于通过沉积光致抗蚀剂、图案化所述光致抗蚀剂以及使用光致抗蚀剂 作为掩模蚀刻所述铜来减法蚀刻所述铜覆盖层。
[0012] 这些和其它方面将根据附图在下面进一步描述。
【附图说明】
[0013] 图1是线中生长的金属晶粒的示意图。
[0014] 图2是描绘用于根据公开的实施方式执行方法的操作的流程图。
[0015] 图3-6是根据公开的实施方式的衬底的示意图。
[0016] 图7是根据公开的实施方式的带有晶粒的线的示意图。
[0017] 图8A-1IA和8B-1IB是根据公开的实施方式的衬底的示意图。
[0018] 图12是根据公开的实施方式的适于执行操作的室的示意图。
[0019] 图13是根据公开的实施方式的适于执行操作的工具的示意图。
【具体实施方式】
[0020] 在接下来的描述中，许多具体细节被阐述以提供对所呈现的实施方式的透彻理 解。所公开的实施方式可在没有这些具体细节中的一些或全部的情况下被实施。在其它情 况下，公知的处理操作没有被详细描述以免不必要地模糊所公开的实施方式。虽然所公开 的实施方式将结合【具体实施方式】进行描述，但应当理解，这并非意图限制所公开的实施方 式。
[0021] 术语"半导体晶片"、"晶片"、"衬底"、"晶片衬底"和"部分制造的集成电路"是可交 换地使用的。"部分制造的集成电路"可以是指在集成电路制造的众多阶段中的任意阶段期 间的硅或者其它半导体晶片。在半导体器件产业中使用的衬底通常具有200mm或者300mm 的直径，但本行业正在朝着采纳450mm直径的衬底发展。本文所提供的流率或者条件是适 用于300mm衬底的处理。一个本领域的普通技术人员将理解这些流率可以根据其它尺寸的 衬底的需要进行调节。功率水平和流率通常与站的数量和衬底面积成线性比例关系。流率 和功率可以以单位面积为基础体现。除了用于在半导体衬底上沉积膜的反应室之外，其它 类型的沉积反应器也可以受益于所公开的实施方式。可能由所公开实施方式获益的其它类 型的反应器包括用于制造诸如印刷电路板、显示屏等各种产品的这些反应器。
[0022] 半导体加工经常涉及诸如铜通孔和铜线之类的金属互连件的制造。用于制造铜互 连件的常规方法是镶嵌处理。镶嵌处理通常涉及下列通用步骤：（1)在衬底上沉积电介质； ⑵蚀刻电介质层以形成沟槽或通孔；（3)任选地沉积阻挡层到沟槽或通孔中；以及⑷用 金属（例如铜）填充所述沟槽或通孔。阻挡层的实例包括钽/氮化钽（Ta/TaN)。在一些镶 嵌处理中，电介质蚀刻停止层随后被沉积在衬底上以钝化金属通孔。在镶嵌处理的一个实 施例中，铜可以通过镶嵌处理沉积到衬底上的电介质层的通孔或沟槽中，并且在形成了铜 通孔之后，诸如硅碳氮化物（SiCN)之类的后续电介质层被沉积在电介质层上。
[0023] 尽管业界已经使用镶嵌处理多年，但对于制造 22纳米及其以上的技术节点的金 属互连件，镶嵌处理可能不是最佳的。随着器件缩小，特征变得更小，深宽比增大，并且在其 中必需填充金属的沟槽和通孔变得更窄。在常规的镶嵌处理中，通过诸如铜电镀（或电铜 镀）这样的方法将金属填充在沟槽内，并且金属生长开始出现在沟槽的表面上。其结果是， 形成在所得金属特征内的金属晶粒的大小受到该沟槽的相对小的尺寸限制。由于越小的金 属晶粒通常具有更高的电阻率，因此通过镶嵌处理在这些较小的临界尺寸的沟槽内所形成 的金属互连件具有更高的电阻率，并且因而比预期效果差。
[0024] 图1示出了通过常规保形沉积处理所沉积的金属的沟槽的横截面。沟槽101填充 有具有晶粒边界105的金属103。沟槽101的临界尺寸（⑶）是相当狭窄的。因此，它们的 生长被限制为大约沟槽101宽度的一半这样的大小。金属的导电率在一定程度上由所沉积 的金属的晶粒尺寸来确定。具有较大晶粒尺寸的沉积金属是更具导电性的。这是因为每次 电子遇到晶粒边界就会通过金属散射移动。在传输过程中的电子散射降低了材料的导电 性。
[0025] 在金属互连件制造中的另一个担忧是金属电迀移的影响以及由于电迀移所导致 的电势交界的空隙形成。当电流运行通过半导体器件并且移动着的电子迫使位于金属和电 介质之间交界处的金属原子移动时，电迀移发生在金属和相邻电介质层之间的交界处。这 些金属原子从线的一端朝向另一端移动，由此在线的一端形成小的金属原子聚集，并且在 电迀移开始处形成空隙。这些空隙会导致电迀移失败。
[0026] 在金属互连件制造中的另一个担忧是金属扩散的影响。在金属线与电介质相邻的 地方，金属离子可能扩散到电介质内，因此降低了电介质的稳定性。
[0027] 然而，在金属互连件制造中的另一个担忧是在金属互连件和所有其他相邻层之间 的粘合性。在标准互连件中，金属互连件的底部与阻挡层相邻，该阻挡层是在形成互连件 之前沉积在衬底上的。该阻挡层通常是一个金属衬层。然而，该金属互连件的顶部表面通 常邻近于电介质层，并且金属-电介质交界的粘合性低于金属-金属交界的粘合性。在金 属-电介质交界处的高粘合能量对于确保更长的设备寿命是非常重要的，从而使得交界处 的强力防止金属原子在电流运行时迀移，进而最大限度地减少了电迀移。
[0028] 选择性覆盖沉积方法已被用于由镶嵌处理所形成的金属互连件上以改善粘合性 和减少在金属互连件的顶部表面上的金属-电介质交界附近形成电迀移空隙。铜金属的选 择性覆盖的说明在名称为"SELECTIVE CAPPING OF COPPER"的美国专利No. 8, 278, 216中被 描述，该美国专利在此通过引用的方式全文并入本文。在选择性覆盖沉积中，选择性材料是 通过电解镀铜在沟槽填