半导体器件的形成方法
【技术领域】
[0001] 本发明涉及半导体制造领域，尤其是涉及一种半导体器件的形成方法。
【背景技术】
[0002] 随着集成电路（简称IC)制造技术的飞速发展，传统集成电路的工艺节点逐渐减 小，集成电路器件的尺寸不断缩小，在一片晶圆上，半导体元件的数量不断增加，为此集成 电路制备工艺不断革新以提高集成电路器件的性能。
[0003] 如在为了满足半导体元件数量增多要求，在一片晶圆上往往包括多层结构的半导 体元件，而相邻层的半导体元件通过金属互连结构实现电连接，从而在特定面积的芯片上 增加半导体元件数量，提高半导体器件的集成度。
[0004] 参考图1所述，在半导体衬底10上形成晶体管11后，在晶体管11周边包覆介质 层13,并在介质层13内开设导通晶体管11源漏区12的通孔，并向通孔内填充金属以形成 金属插塞14,之后再所述晶体管11以及介质层13上形成层间介质层15,并在层间介质层 15内开设导通所述晶体管11的栅极，以及介质层13内金属插塞14的通孔，再向层间介质 层15的通孔内填充金属材料形成金属互连结构16和17 ;之后再于所述层间介质层15上 形成与所述金属互连结构16和17连接的半导体元件……依此重复，从而在同一半导体衬 底上形成多层结构的半导体元件。
[0005] 然而，随着半导体器件的发展，对应半导体器件的精度要求不断提高，但现有工艺 形成具有多层半导体元件结构的半导体器件的性能较差，无法满足半导体器件发展需求。
[0006] 为此，如何提高多层结构的半导体器件的性能稳定性是本领域技术人员亟需解决 的问题。
【发明内容】
[0007] 本发明解决的问题是提供一种半导体器件的形成方法，以提高半导体器件的性 能。
[0008] 为解决上述问题，本发明所提供的半导体器件的形成方法，包括：
[0009] 提供半导体衬底，在所述半导体衬底上形成第一介质层；
[0010] 刻蚀所述第一介质层，在所述第一介质层内形成第一开孔；
[0011] 向所述第一开孔内填充第一金属，形成第一插塞；
[0012] 在所述第一插塞上形成保护层；
[0013] 在所述保护层上形成第二介质层后，刻蚀所述第二介质层，形成第二开孔，所述第 二开孔露出所述第一插塞顶部的所述保护层；
[0014] 沿着所述第二开孔，去除所述第一插塞顶部的所述保护层，露出所述第一插塞。
[0015] 可选地，所述保护层的材料为氮化硅、氮氧化硅或掺碳的氮化硅。
[0016] 可选地，所述保护层的厚度为50~丨5〇Ab
[0017] 可选地，形成保护层的方法为化学气相沉积法或原子层沉积法。
[0018] 可选地，去除所述第一插塞顶部的所述保护层的方法为离子轰击法。
[0019] 可选地，所述离子轰击法采用的离子包括氩离子。
[0020] 可选地，所述离子轰击法的工艺包括：通入流量为50~20〇SCCm氦气，控制功率为 100~200W，将氦气离子化为氦离子，以轰击所述保护层。
[0021 ] 可选地，所述离子轰击法采用的离子为氩离子和氦离子的混合体。
[0022] 可选地，向所述第一开孔内填充第一金属，形成第一插塞的步骤包括：
[0023] 在所述第一介质层上形成第一金属层，所述第一金属层填充满所述第一开孔，且 覆盖所述第一介质层；
[0024] 采用平坦化工艺去除第一介质层上的第一金属层。
[0025] 可选地，在形成所述第二开孔，并露出所述第一插塞后，所述半导体器件的形成方 法还包括：
[0026] 在所述第二介质层上形成第二金属层，所述第二金属层填充满所述第二开孔，在 所述第二开孔内形成与所述第一插塞电连接的第二插塞。
[0027] 与现有技术相比，本发明的技术方案具有以下优点：
[0028] 在形成第一插塞后，在所述第一插塞上方形成保护层，在之后刻蚀所述第二介质 层过程中，即使所述第一插塞表面形成有孔洞，所述保护层可有效保护所述第一插塞，避免 刻蚀所述第二介质层时产生的刻蚀副产物落入所述第一插塞的孔洞中，并由此降低所述第 一插塞的性能，从而在后续向所述第二开孔内填充第二金属材料形成第二插塞后，避免所 述刻蚀副产物影响后续形成的第二插塞和第一插塞的电学性能，优化所述第一插塞和第二 插塞整体的性能，以及后续形成的半导体器件的性能。
[0029] 进一步可选地，在所述保护层上形成第二介质层，并在第二介质层内形成露出所 述第一插塞顶部保护层的第二开孔后，沿所述第二开孔以离子轰击法去除保护层，露出所 述第一插塞。以离子轰击法去除保护层时，可避免产生新的副产物，同时离子轰击保护层 时，还可有效去除所述第二开孔中的刻蚀所述第二介质层时所产生的刻蚀副产物，从而提 高第二开孔的清洁度，以提高后续形成于第二开孔内的导电插塞性能。
【附图说明】
[0030] 图1至图4为现有的多层结构的半导体器件的结构示意图；
[0031] 图5至图17是本发明半导体器件的形成方法一实施例的示意图；
[0032] 图18是本发明半导体器件的形成方法另一实施例的示意图。
【具体实施方式】
[0033] 正如【背景技术】中所述，随着半导体器件的发展，对应半导体器件的精度要求不断 提高，但现有工艺形成具有多层结构的半导体器件的性能较差，无法满足半导体器件发展 需求。分析其原因，参考图2至图4所示。
[0034] 随着半导体器件特征尺寸减小，在具有多层半导体元件结构的半导体器件形成过 程中，介质层（以及层间介质层中）内以用于形成金属插塞（以及金属互连结构）的通孔 的深宽比也逐渐增大，因而如图2所示，在向介质层13上形成填充满介质层13内通孔的金 属层141后，会在通孔内的金属层中形成空隙181 ;接着参考图3所示，当在平坦化工艺去 除部分后的金属层，形成金属插塞142后，在金属插塞142内会形成上端开口的孔洞18 ;参 考图4所7K，之后，在所述介质层13和金属插塞142上形成层间介质层15,并刻蚀层间介质 层15形成于所述金属插塞142对应的通孔161时，产生的刻蚀副产物19会进入所述金属 插塞142的孔洞18内，后续在所述通孔161内形成金属互连结构时，进入所述空洞18内的 刻蚀副产物会影响金属插塞142的性能，进而影响相邻两层半导体元件的电连接稳定性。
[0035] 为此，本发明提供了一种半导体器件的形成方法。
[0036] 所述半导体器件的形成方法包括：在半导体衬底上形成第一介质层，并刻蚀所述 第一介质层，在第一介质层内形成第一开孔；向所述第一开孔内填充第一金属形成第一插 塞后，在所述第一介质层上形成覆盖所述第一插塞的保护层；之后在保护层上形成第二介 质层，并刻蚀所述第二介质层，形成第二开孔，所述第二开孔露出所述第一插塞顶部的保护 层；再去除所述第一插塞顶部的所述保护层，至露出所述第一插塞。
[0037] 上述技术方案中，在形成第一插塞后，在所述第一插塞上方形成保护层，之后刻蚀 所述第二介质层过程中，即使所述第一插塞表面形成有孔洞，所述保护层可有效保护所述 第一插塞，避免刻蚀所述第二介质层时产生的刻蚀副产物落入所述第一插塞的孔洞中，从 而影响第一插塞的性能，以及影响后续向所述第二开孔内填充金属材料后形成的第二插塞 的电学性能，进而优化所述第一插塞和第二插塞