金属层-绝缘层-金属层电容器及其制作方法
【技术领域】
[0001]本发明涉及集成电路领域，具体涉及一种的金属层-绝缘层-金属层电容器及其制作方法。
【背景技术】
[0002]电容器的应用在集成电路设计中始终是一个杠杆，设计者希望使用电容值尽量大的电容器，但大电容值往往带来的就是增大芯片面积，提高制造成本。如何提高单位芯片面积上的电容值(即电容密度)，始终是集成电路领域的一个挑战。
[0003]现有的电容器，大致可以分为前道电容器和后道电容器，前道电容器例如MOS电容器、PN结电容器，后道电容器例如M頂(金属层-绝缘层-金属层)电容器、MOM (金属层-氧化层-金属层)电容器。其中，MIM电容器可以提供较好的频率以及温度相关特性，并且可形成于层间金属以及铜互连制程，降低与CMOS前端工艺整合的困难度及复杂度，因而被广泛用于各种集成电路例如模拟-逻辑、模拟-数字、混合信号以及射频电路中。
[0004]现有的M頂电容器通常为平面结构，包括电容下极板、电容介质层以及电容上极板，形成两层金属电极之间夹着绝缘介质层的三明治结构。对于平面结构的M頂电容器，其电容密度最多可以达到4 - 6 fF/μ m2，而在实际应用中，仍然远远无法满足IXD驱动电路、RFCMOS电路等大电容集成电路的需求。
【发明内容】
[0005]本发明的目的在于提供一种金属层-绝缘层-金属层电容器及其制作方法，适于应用于集成电路的片内电容，提高电容密度，满足大电容集成电路的需求。
[0006]为实现上述目的，本发明采用如下技术方案:
本发明的一个方面提供一种金属层-绝缘层-金属层电容器的制造方法，适于应用于集成电路的片内电容，包括如下步骤:提供第一金属层，提供位于第一金属层表面的第一介质层，定义电容区域；刻蚀电容区域的第一介质层形成若干通孔或沟槽，暴露出第一金属层表面；于所述第一介质层表面、通孔或沟槽的侧壁以及暴露出的第一金属层表面依次形成电容下极板、电容介质层、电容上极板；于所述通孔或沟槽中填充形成导电塞层；于所述第一介质层上形成第二金属层。
[0007]优选地，于形成电容介质层的步骤之前去除非电容区域的电容下极板，于形成电容上极板的步骤之后去除非电容区域的电容介质层和电容上极板，使得电容介质层的边缘延伸越过电容下极板的边缘以电性隔离电容上极板和电容下极板。
[0008]优选地，所述通孔或沟槽的截面形状为三角形、矩形、多边形、圆形、椭圆形中的任意一种或多种组合。
[0009]优选地，所述电容介质层的材质为介电常数K值大于3.9的高介电常数薄膜中的任意一种或多种组合。
[0010]优选地，所述高介电常数薄膜包括Zr02，Al2O3, Si3N4, HfO2, Y2O3, S12, Ta2O5, La2O3,T120
[0011]优选地，所述电容上极板和所述电容下极板的材质为铝铜合金、钛、氮化钛、钽、氮化钽、钴、钨、氮化钨、碳化钨中的任意一种或多种组合。
[0012]优选地，所述第一金属层和所述第二金属层的材质为铝、铜、铝铜合金、钛、氮化钛、钽、氮化钽中的任意一种或多种组合；所述导电塞层的材质为钨、铜、钛、氮化钛、钽、氮化钽、钴、氮化钨、碳化钨中的任意一种或多种组合。
[0013]优选地，于所述通孔或沟槽中填充形成导电塞层的步骤包括，沉积并回刻蚀或者研磨金属至所述电容上极板后停止。
[0014]优选地，所述第一金属层和所述第二金属层为相邻的金属层或不相邻的金属层。
[0015]本发明的另一方面提供一种金属层-绝缘层-金属层电容器，适于应用于集成电路的片内电容，包括:第一金属层；位于第一金属层表面的第一介质层，所述第一介质层上定义有电容器区域；位于电容区域的所述第一介质层中的若干通孔或沟槽，所述通孔或沟槽暴露出第一金属层表面；于所述第一介质层表面、通孔或沟槽的侧壁以及暴露出的第一金属层表面依次形成的电容下极板、电容介质层、电容上极板；填充于所述通孔或沟槽中的导电塞层；位于所述第一介质层上的第二金属层。
[0016]优选地，所述电容介质层的边缘延伸越过电容下极板的边缘以电性隔离电容上极板和电容下极板。
[0017]优选地，所述通孔或沟槽的截面形状为三角形、矩形、多边形、圆形、椭圆形中的任意一种或多种组合。
[0018]优选地，所述电容介质层的材质为介电常数K值大于3.9的高介电常数薄膜中的任意一种或多种组合。
[0019]优选地，所述高介电常数薄膜包括Zr02，Al2O3, Si3N4, HfO2, Y2O3, S12, Ta2O5, La2O3,T120
[0020]优选地，所述电容上极板和所述电容下极板的材质为铝铜合金、钛、氮化钛、钽、氮化钽、钴、钨、氮化钨、碳化钨中的任意一种或多种组合。
[0021]优选地，所述第一金属层和所述第二金属层的材质为铝、铜、铝铜合金、钛、氮化钛、钽、氮化钽中的任意一种或多种组合；所述导电塞层的材质为钨、铜、钛、氮化钛、钽、氮化钽、钴、氮化钨、碳化钨中的任意一种或多种组合。
[0022]优选地，所述第一金属层和所述第二金属层为相邻的金属层或者不相邻的金属层。
[0023]与现有技术相比，本发明的具有如下技术效果:
本发明通过采用立体结构的M頂电容器，增加了电容上、下极板相对应的有效电极面积，提高了电容密度(通过采用不同的尺寸和材料，本发明的立体结构M頂电容器的电容密度可以达到现有平面结构M頂电容器的10-200倍)，可在有限的芯片面积上实现较大的电容值，满足了 LCD驱动电路、RFCMOS电路等大电容集成电路的需求，适于应用于集成电路的片内电容。
【附图说明】
[0024]通过说明书附图以及随后与说明书附图一起用于说明本发明某些原理的【具体实施方式】，本发明所具有的其它特征和优点将变得清楚或得以更为具体地阐明。其中:
图1-图9为根据本发明的金属层-绝缘层-金属层电容器的制造方法的过程示意图；图10为沿图2中A-A线得到的剖视示意图的典型实施例，其中，图10(A)为正六边形；图10 (B)为正方形；图10 (C)为三角形；图10 (D)为矩形；图10 (E)为圆形。
【具体实施方式】
[0025]为解决现有M頂电容器的电容密度无法满足大电容集成电路需求的问题，本发明的一个方面提供一种金属层-绝缘层-金属层电容器的制造方法，适于应用于集成电路的片内电容，包括如下步骤:提供第一金属层，提供位于第一金属层表面的第一介质层，定义电容区域；刻蚀电容区域的第一介质层形成若干通孔或沟槽，暴露出第一金属层表面；于所述第一介质层表面、通孔或沟槽的侧壁以及暴露出的第一金属层表面依次形成电容下极板、电容介质层、电容上极板；于所述通孔或沟槽中填充形成导电塞层；于所述第一介质层上形成第二金属层。
[0026]本发明的另一方面提供一种金属层-绝缘层-金属层电容器，适于应用于集成电路的片内电容，包括:第一金属层；位于第一金属层表面的第一介质层，所述第一介质层上定义有电容区域；位于电容区域的所述第一介质层中的若干通孔或沟槽，所述通孔或沟槽暴露出第一金属层表面；于所述第一介质层表面、通孔或沟槽的侧壁以及暴露出的第一金属层表面依次形成的电容下极板、电容介质层、电容上极板；填充于所述通孔或沟槽中的导电塞层；位于所述第一介质层上的第二金属层。
[0027]本发明通过采用立体结构的M頂电容器，增加了电容上、下极板相对应的有效电极面积，提高了电容密度(通过采用不同的电容介质层尺寸和材料，本发明的立体结构MIM电容器的电容密度可以达到现有平面结构M頂电容器的10-200倍)，可在有限的芯片面积上实现较大的电容值，满足了 LCD驱动电路、RFCMOS电路等大电容集成电路的需求，适于应用于集成电路的片内电容。
[0028]下面结合附图对本发明的具体实施例做详细的说明。
[0029]图1-图9为根据本发明的金属层-绝缘层-金属层电容器的制造方法的过程示意图。
[0030]参见图1，提供第一金属层100，提供位于第一金属层100表面的第一介质层200，定义电容区域。
[0031]参见图2，刻蚀电容区域的第一介质层200形成若干通孔或沟槽201，暴露出第一金属层100表面。
[0032]优选地，通孔或沟槽201的截面形状为三角形、矩形、多边形、圆形、椭圆形中的任意一种或多种组合。图10示出本发明的金属层-绝缘层-金属层电容器中通孔201的几个优选实施例，其中，图10 (A)、图10 (B)、图10 (C)、图10 (D)、图10 (E)分别采用正六边形通孔、正方形通孔、三角形通孔、矩形沟槽、圆形通孔设计，尽量在有限空间内放置多个通孔或沟槽，使得通孔侧壁面积最大化，以增大电容上、下极板相对应的有效电极面积，从而实现最大化的电容密度。
[0033]参见图3，于所述第一介质层200表面、通孔或沟槽201的侧壁以及暴露出的第一金属层100表面形成电容下极板300。
[0034]参见图4，刻蚀去除非电容区域的电容下极板300。
[0035]参见图5，于电容下极板300上依次形成电容介质层400、电容上极板500。
[0036]优选地，所述电容介质层400的材质为介电常数K值大于3.9的高介电常数薄膜(例如 ZrO2, Al2O3, Si3N4, HfO2, Y2O3, S12, Ta2O5, La2O3, T12)中的任意一种或多种组合。在本发明的一个优选实施例中，以原子层沉积的方式交替沉积ZrO2Al2O3混合薄膜，作为电容介质层400，可以在保证K值