形成衬底开口的方法
【技术领域】
[0001]本文中所揭示的实施例涉及在衬底中形成开口的方法。
【背景技术】
[0002]集成电路通常形成于例如硅晶片或其它半导电材料的半导体衬底上。一般来说，为半导电、导电或电绝缘的各种材料层用以形成集成电路。以实例的方式，各种材料可使用各种过程经掺杂、离子植入、沉积、蚀刻、生长等。半导电处理的持续目标是减小个别电子组件的大小，借此实现较小及较密集的集成电路。
[0003]用于图案化及处理半导体衬底的一种技术是光刻。此可包含可图案化掩蔽层在下伏衬底材料上方的沉积。所述掩蔽层可经图案化以形成具有期望形状及配置的穿过其的开口。所述下伏衬底材料可经由掩蔽材料中的开口(例如，通过离子植入、蚀刻等)经处理以在下伏衬底材料中产生具有或近似掩蔽层中的图案的所期望改变。可使用的掩蔽层可称为抗蚀剂，其中光学光刻中所使用的光致抗蚀剂是一个实例。在特定例子中，使用光致抗蚀剂及/或光致抗蚀剂与硬掩蔽及其它材料的组合的多个不同层。此外，图案可在不使用抗蚀剂或光致抗蚀剂的情况下形成于衬底上。
【附图说明】
[0004]图1是根据本发明的实施例的过程中的衬底片段的图解性俯视平面图。
[0005]图2是穿过图1中的线2-2截取的横截面图。
[0006]图3是穿过图1中的线3-3截取的横截面图。
[0007]图4是处于在由图1所展示的步骤之后的处理步骤处的图1衬底的视图。
[0008]图5是穿过图4中的线5-5截取的横截面图。
[0009]图6是穿过图4中的线6-6截取的横截面图。
[0010]图7是根据本发明的实施例的过程中的替代衬底片段的图解性横截面图。
[0011]图8是处于在由图7所展示的步骤之后的处理步骤处的图7衬底的视图。
[0012]图9是根据本发明的实施例的过程中的替代衬底片段的图解性横截面图。
[0013]图10是根据本发明的实施例的过程中的替代衬底片段的图解性横截面图。
[0014]图11是根据本发明的实施例的过程中的替代衬底片段的图解性横截面图。
[0015]图12是根据本发明的实施例的过程中的替代衬底片段的图解性横截面图。
[0016]图13是根据本发明的实施例的过程中的替代衬底片段的图解性横截面图。
[0017]图14是根据本发明的实施例的过程中的替代衬底片段的图解性横截面图。
[0018]图15是根据本发明的实施例的过程中的替代衬底片段的图解性横截面图。
[0019]图16是根据本发明的实施例的过程中的替代衬底片段的图解性横截面图。
[0020]图17是根据本发明的实施例的过程中的替代衬底片段的图解性俯视平面图。
[0021]图18是根据本发明的实施例的过程中的替代衬底片段的图解性横截面图。
[0022]图19是根据本发明的实施例的过程中的替代衬底片段的图解性俯视平面图。
[0023]图20是穿过图19中的线20-20截取的横截面图。
[0024]图21是穿过图19中的线21-21截取的横截面图。
[0025]图22是处于在由图19所展示的步骤之后的处理步骤处的图19衬底的视图。
[0026]图23是穿过图22中的线23_23截取的横截面图。
[0027]图24是穿过图22中的线24_24截取的横截面图。
[0028]图25是根据本发明的实施例的过程中的替代衬底片段的图解性横截面图。
【具体实施方式】
[0029]参考图1到6描述形成衬底开口的方法的初始实例性实施例。可在制作集成电路时及/或在制作其它结构时使用根据本发明的方法。参考图1到3，衬底片段10包括其中已形成多个并排开口 12、13、14、15、16、17、18的衬底20。在一个实施例中，衬底10是半导体衬底。在本文件的上下文中，术语“半导体衬底”或“半导电衬底”经定义以意指包括半导电材料的任一构造，所述半导电材料包含但不限于块体半导电材料(例如，半导电晶片)(单独地或在包括其上的其它材料的组合件中)及半导电材料层(单独地或在包括其它材料的组合件中)。术语“衬底”是指包含但不限于上文所描述的半导电衬底的任何支撑结构。衬底10可包含电介质材料及/或导电材料，且不管怎样不需要为半导电衬底。作为另一实例，衬底10可包括(举例来说)供在制作LED及/或其它装置时使用的蓝宝石。
[0030]衬底20的材料可为均质或非均质的。本文中所描述的材料及/或结构中的任一者可为均质或非均质的，且不管怎样可在此类材料所上覆的任何材料上方为连续或不连续的。进一步除非另外陈述，否则使用任何适合或尚待开发的技术形成每一材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入是实例。集成电路的其它部分或完全制作的组件可形成为衬底20的所描绘材料的一部分或竖立在衬底20的所描绘材料里面，且与本文中所揭示的本发明关系并非特别密切。
[0031]衬底20展示为包括七个并排开口 12到18，但可使用更多或更少的开口。不管怎样，并排开口中的紧邻开口中的至少一些开口在衬底20中形成到相对于彼此不同的深度。壁21横向介于并排开口 12到18之间。开口 12到18中的紧邻开口可彼此相等地间隔开(如所展示)借此壁21统一地为相同横向宽度。替代地作为实例，紧邻开口可包含相对于彼此的多个间距(未展示)，借此壁21统一地具有至少两个不同横向宽度(S卩，至少在衬底20的竖直最外表面处)。壁21展示为垂直延伸且具有恒定横向宽度。可使用其它壁构造。在此文件中，“水平”是指沿着在制作期间相对于其处理衬底的主要表面的大体方向，且“垂直”是大体正交于其的方向。进一步如本文中所使用，“垂直”及“水平”是在三维空间中独立于衬底的定向的相对于彼此大体垂直方向。进一步在此文件中，“竖直”及“竖直地”通常参考垂直方向。
[0032]在一个实施例中，开口 12到18是使用等离子蚀刻形成，且在一个实施例中仅使用单个掩蔽步骤来形成开口 12到18。替代地且较不理想的，可能使用一个以上掩蔽步骤来形成并排开口 12到18。在一个实施例中，蚀刻掩模(未展示)可提供于衬底20上方。所述蚀刻掩模可直接抵靠衬底20或不直接抵靠衬底20。在此文件中，当存在材料或结构相对于彼此的至少某一物理触摸接触时，所述材料或结构是“直接抵靠”另一者。相比来说，前面没有“直接”的“在…上方”、“在…上”及“抵靠”囊括“直接抵靠”以及其中介入材料或结构不导致所述材料或结构相对于彼此的物理触摸接触的构造。蚀刻掩模可包括其中此类开口中的至少一些紧邻开口具有相对于彼此不同的最小宽度的多个并排开口。举例来说，在一个实施例中，此类开口可具有如图1中所展示的俯视图中的开口 12到18的确切大小及形状。不管怎样，蚀刻掩模可为在衬底20上方竖直地提供的光掩模/光罩，且借此与衬底20间隔开。替代地作为实例，蚀刻掩模可能包括沉积在衬底20顶部上或形成衬底20的竖直最外部分的光致抗蚀剂及/或硬掩蔽材料且经处理以具有所述蚀刻掩模并排开口。
[0033]在一个实施例中，接着使用蚀刻掩模经由并排开口将等离子蚀刻进行到衬底20中。与经由蚀刻掩模中的较窄最小宽度开口蚀刻的衬底开口相比，经由蚀刻掩模中的较宽最小宽度开口蚀刻的所述衬底开口将更深地经蚀刻进入到衬底中(举例来说)以形成如图1到3中所描绘的结构。作为实例，可使用从约200瓦特到约1，500瓦特的顶部功率范围在电感耦合等离子蚀刻反应器中进行等离子蚀刻，基座/衬底偏压从约10瓦特到约500瓦特，衬底温度从约20°C到约100°C，且室压力从约20mTorr到约300mTorr。当经蚀刻的衬底材料包括氮化硅、非晶硅及/或晶体硅时，作为馈送气体的实例性蚀刻化学品包含体积流量比率分别为约0.5到2:0.5到2:0.5到2的SF6、02、HBr，其中1:1:1的比率是特定实例。作为进一步实例，即3及/或CF 4可替代SF 6，及/或(:12可替代HBr。在经蚀刻的衬底材料包括3102的情况下，实例性蚀刻馈送气体化学品包含实例性体积流量比率分别为约0.5到2及0.5到2的0?4及O 2，其中1:1是特定实例。可替代0?4或除CF 4之外使用氢氟碳化物。
[0034]在一个实施例中，衬底开口 12到18经形成以个别地具有恒定深度(例如，如由图3中的开口 12的基底29的水平线所展示)。
[0035]参考图4到6，已移除横向于并排开口 12到18(未展示)之间的壁21(未展示)以形成较大开口 30 ( S卩，比个别开口 12到18大)。较大开口 30包括侧壁32，所述侧壁具有非垂直侧壁表面34，其中在至少一个直线垂直横截面中移除所述壁12到18，所述至少一个直线垂直横截面正交于所述经移除壁12到18通过所述侧壁表面34。由图2及5所描绘的横截面是此直线垂直横截面的实例。图4到6实施例中的非垂直侧壁表面34在点“A”与点“B”之间延伸，且因此在一个实施例中如所展示延伸到衬底20的竖直最外表面33(即，在移除可能直接抵靠衬底20或构成衬底20的