阵列基板的制作方法
【技术领域】
[0001]本发明涉及显示技术领域，特别涉及一种阵列基板的制作方法。
【背景技术】
[0002]薄膜场效应晶体管液晶显不器(Thin Film Transistor Liquid CrystalDisplay，简称TFFIXD)阵列基板包括位于中心区域的有效显示区(Active Area)和位于边缘区域的周边电路区(Peripheral Circuit Area)。有效显示区域设有多条数据线，周边电路区包括布线区，布线区设有将数据线与驱动芯片连接的多条引线。
[0003]布线区的引线通常采用如下方式实现:在金属层上涂覆光刻胶；利用掩膜版对光刻胶进行曝光，在光刻胶上形成掩膜版图案；对曝光后的光刻胶进行显影，留下掩膜版图案的光刻胶；在显影后的光刻胶的保护下，对金属层进行刻蚀，形成掩膜版图案的金属层，即多条引线。
[0004]在实现本发明的过程中，发明人发现现有技术至少存在以下问题:
[0005]随着显示技术的发展，TFTLCD朝着窄边框、高像素的方向发展，布线区引线的线宽和线距需要减小，但是利用掩膜版进行曝光的分辨率是有限的，如果单纯减小掩膜版图案中的线宽和线距，会造成形成的引线断路或短路。
【发明内容】
[0006]为了解决现有技术会造成形成的引线断路或短路的问题，本发明实施例提供了一种阵列基板的制作方法。所述技术方案如下:
[0007]本发明实施例提供了一种阵列基板的制作方法，所述阵列基板包括显示区和位于所述显示区外围的布线区，所述制作方法用于制作位于所述布线区中的线路，所述制作方法包括:
[0008]形成第一金属层；
[0009]在所述第一金属层上形成第一光刻胶图形；
[0010]在所述第一金属层上形成第二光刻胶图形，所述第二光刻胶图形与所述第一光刻胶图形至少部分交错；
[0011]在所述第一光刻胶图形和所述第二光刻胶图形的保护下，对所述第一金属层进行刻蚀，形成位于所述布线区中的线路。
[0012]在本发明一种可能的实现方式中，所述阵列基板还包括源漏金属层，所述第一金属层为所述源漏金属层。
[0013]在本发明另一种可能的实现方式中，所述阵列基板还包括栅金属层，所述第一金属层为所述栅金属层。
[0014]在本发明又一种可能的实现方式中，所述第一光刻胶图形由正性光刻胶形成，所述第二光刻胶图形由负性光刻胶形成；
[0015]或者，所述第一光刻胶图形由负性光刻胶形成，所述第二光刻胶图形由正性光刻胶形成；
[0016]或者，所述第一光刻胶图形由负性光刻胶形成，所述第二光刻胶图形由负性光刻胶形成。
[0017]在本发明又一种可能的实现方式中，所述制作方法还包括:
[0018]形成第二金属层，所述第二金属层与所述第一金属层非同一金属层；
[0019]在所述第二金属层上形成位于所述布线区中的线路。
[0020]可选地，所述在所述第二金属层上形成位于所述布线区中的线路，包括:
[0021]在所述第二金属层上形成第三光刻胶图形；
[0022]在所述第二金属层上形成第四光刻胶图形，所述第四光刻胶图形与所述第三光刻胶图形至少部分交错；
[0023]在所述第三光刻胶图形和所述第四光刻胶图形的保护下，对所述第二金属层进行刻蚀，形成位于所述布线区中的线路。
[0024]优选地，所述阵列基板还包括源漏金属层，所述第二金属层为所述源漏金属层。
[0025]优选地，所述阵列基板还包括栅金属层，所述第二金属层为所述栅金属层。
[0026]在本发明又一种可能的实现方式中，所述制作方法还包括:
[0027]在所述对所述第一金属层进行刻蚀之前，检测所述第一光刻胶图形和所述第二光刻胶图形的对位精度是否在设定范围内；
[0028]当所述第一光刻胶图形和所述第二光刻胶图形的对位精度超出所述设定范围时，剥离所述第一光刻胶图形和所述第二光刻胶图形，并重新形成所述第一光刻胶图形和所述第二光刻胶图形。
[0029]在本发明又一种可能的实现方式中，所述制作方法还包括:
[0030]在所述对所述第一金属层进行刻蚀之后，剥离所述第一光刻胶图形和所述第二光刻胶图形。
[0031]本发明实施例提供的技术方案带来的有益效果是:
[0032]通过分别在第一金属层上形成第一光刻胶图形和第二光刻胶图形，第二光刻胶图形与第一光刻胶图形至少部分交错，分别形成的第一光刻胶图形和第二光刻胶图形比一次形成的光刻胶图形的图形密度低，采用同样的曝光设备，形成的第一光刻胶图形和第二光刻胶图形的图形质量较好，避免了形成的布线区引线短路或断路，实现了布线区引线的线宽和线距的减小。
【附图说明】
[0033]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0034]图1是本发明实施例提供的一种阵列基板的制作方法的流程图；
[0035]图2是本发明实施例提供的一种阵列基板的制作方法的流程图；
[0036]图3a_图3f是本发明实施例提供的阵列基板制作过程中的结构示意图。
【具体实施方式】
[0037]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
[0038]本发明实施例提供了一种阵列基板的制作方法，参见图1，该制作方法包括:
[0039]步骤S11:形成第一金属层。
[0040]步骤S12:在第一金属层上形成第一光刻胶图形。
[0041]步骤S13:在第一金属层上形成第二光刻胶图形。
[0042]在本实施例中，第二光刻胶图形与第一光刻胶图形至少部分交错。
[0043]步骤S14:在第一光刻胶图形和第二光刻胶图形的保护下，对第一金属层进行刻蚀，形成位于布线区中的线路。
[0044]本发明实施例通过分别在第一金属层上形成第一光刻胶图形和第二光刻胶图形，第二光刻胶图形与第一光刻胶图形至少部分交错，分别形成的第一光刻胶图形和第二光刻胶图形比一次形成的光刻胶图形的图形密度低，采用同样的曝光设备，形成的第一光刻胶图形和第二光刻胶图形的图形质量较好，避免了形成的布线区引线短路或断路，实现了布线区引线的线宽和线距的减小。
[0045]本发明实施例提供了一种阵列基板的制作方法，参见图2，该制作方法包括:
[0046]步骤S21:形成第一金属层。
[0047]步骤S22:在第一金属层上形成第一光刻胶图形。
[0048]具体地，该步骤S22可以包括:
[0049]在第一金属层上形成第一光刻胶层；
[0050]利用第一掩膜版对第一光刻胶层进行曝光；
[0051]对曝光后的第一光刻胶层进行显影，得到第一光刻胶图形。
[0052]图3a为步骤S22中在第一金属层上形成第一光刻胶层之后的阵列基板，图3b为步骤S22中对曝光后的第一光刻胶层进行显影之后的阵列基板，其中，1为基板，2a为第一金属层，3a为第一光刻胶层，3b为第一光刻胶图形。
[0053]在实际应用中，有效显示区除了设有多条平行的数据线，还设有呈阵列排列的像素单元、以及多条平行的栅线。每两列相邻的像素单元之间设有数据线，每两行相邻的像素单元之间设有栅线，栅线和数据线相互交叉且绝缘。其中，各个像素单元包括薄膜场效应晶体管(Thin Film Transistor，简称TFT)和像素电极。
[0054]在具体实现中，有效显示区先形成栅金属层(包括栅极和栅线，栅线与栅极连接)；再形成绝缘层；然后形成有源层，有源层和栅极之间通过绝缘层绝缘；接着形成源漏金属层(包括源极、漏极、以及数据线，源极和漏极分别与有源层连接，数据线与源极连接)、透明导电层(即像素电极，像素电极与漏极连接)。其中，栅极、绝缘层、源极、漏极和有源层形成TFT。需要说明的是，上述实现过程仅为举例，并不作为对本发明的限制。
[0055]在本实施例中，当阵列基板还包括源漏金属层时，第一金属层可以为源漏金属层，引线与源极和漏极采用同一金属层制成，降低了实现成本。而且在实际应用中，源极和数据线通常是同层形成的，若第一金属层为源漏金属层，则引线和数据线可以直接连接，实现简单方便。
[0056]步骤S23:在第一金属层上形成第二光刻胶图形。
[0057]在本实施例中，第二光刻胶图形与第一光刻胶图形至少部分交错。
[0058]可以理解地，通过分别在第一金属层上形成第一光刻胶图形和第二光刻胶图形，第二光刻胶图形与第一光刻胶图形至少部分交错，分别形成的第一光刻胶图形和第二光刻胶图形比一次形成的光刻胶图形的图形密度低，采用同样的曝光设备，形成的第一光刻胶图形和第二光刻胶图形的图形质量较好，避免了形成的布线区引线短路或断路，实现了布线区引线的线宽和线距的减小。而且，通过形成至少部分交错的第一光刻胶图形和第二光刻胶图形，只需一次刻蚀即可在布线区形成线宽和线距均较小的引线，与每次形成光刻胶图形之后都进行刻蚀相比，减少了一次刻蚀，简化了流程，降低了实现成本。
[0059]具体地，该步骤S23可以包括:
[0060]在第一金属层上形成第二光刻胶层；
[0061]利用第二掩膜版对第二光刻胶层进行曝光；
[0062]对曝光后的第二光刻胶层进行显影，得到第二光刻胶图形。
[0063]图3c为步骤S23中在第一金属层上形成第二光刻胶层之后的阵列基板，图3d为步骤S23中对曝光后的第二光刻胶层进行显影之后的阵列基板，其中，1为基板，2a为第