接触通孔蚀刻方法
【技术领域】
[0001]本发明涉及半导体集成电路器件制造领域，尤其涉及一种接触通孔蚀刻方法。
【背景技术】
[0002]随着技术发展的深入，半导体器件的特征尺寸现在已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠(Die Stacking)、封装堆叠(Package Stacking)和基于娃通孔(Through Silicon Via, TSV)的三维堆叠。其中，利用硅通孔的三维堆叠技术具有以下三个优点:(1)高密度集成；(2)大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片(S0C)技术中的信号延迟等问题；(3)利用硅通孔技术，可以把具有不同功能的芯片(如射频、内存、逻辑、MEMS等)集成在一起来实现封装芯片的多功能。
[0003]目前，微机电系统部门为了满足生产要求对蚀刻工艺提出了更高的要求，例如包括高深宽比、垂直剖面、良好的器件尺寸控制以及蚀刻均匀性等等方面。对于腔绝缘体上硅(Cavity SOI)的单元触点蚀刻(Cel 1-Contact Etch，CCT-ET)工艺来说，特殊的应用要求蚀刻工艺穿过硅层(例如34um)并停止于下面的氧化物层。在Cavity SOI深硅触点蚀刻工艺的发展过程中，技术人员发现所形成的接触通孔具有底切的问题，即蚀刻形成的接触通孔底部两侧出现凹口。即便通过博世技术(Botch Technique)来精调单元触点蚀刻可以解决底切问题，但这样又会引起整个蚀刻形貌粗糙度的劣化。上述的凹口和粗糙度都会不利地影响后续的CVD工艺，并且会引发电流泄露问题。
[0004]首先参考图la-lc来简单介绍现有技术的接触通孔蚀刻方法的一个示例。例如，图la示出了一器件100，其中由下至上依次包括衬底101、氧化物层102、硅层103、氧化物层104、氮化硅层105、氧化物层106以及光刻胶层107。首先，通过蚀刻打开硬掩模层0N0(即，氧化硅层106、氮化硅层105、氧化硅层104)，该蚀刻步骤停止于硅层103，然后干法灰化工艺和湿法清洗工艺去除光刻胶107，得到如图lb所示的结构。其次，对图lb所示的结构实施深硅孔单元触点蚀刻，例如采用深反应离子蚀刻(DRIE)或博世(Bosch)蚀刻工艺来形成接触通孔108。该博世蚀刻工艺包括三个步骤，即步骤1:用SF6作为蚀刻剂蚀刻硅层103 ;步骤2:在接触通孔侧壁上形成聚合物；步骤3:清洗聚合物。重复执行上述步骤1-步骤3 (例如145次循环)，以最终形成如图lc所示的接触通孔108。如图lc所示，最终形成的接触通孔108的底部存在底切的现象。
【发明内容】
[0005]针对现有技术的上述技术问题，本发明旨在提供一种新颖的接触通孔蚀刻方法。该接触通孔蚀刻方法可以使得蚀刻得到的接触通孔具有更好的形貌，消除凹口、降低粗糙度，并改善氧化物覆盖，以利于后续的CVD工艺。
[0006]具体地，本发明提出了一种接触通孔蚀刻方法，适用于至少由第一材料层和第二材料层堆叠形成的复合层结构，其中该第一材料层和第二材料层的材料不同，该接触通孔蚀刻方法包括:
[0007]a.使用博世蚀刻工艺蚀刻第一材料层，以在该第一材料层内形成接触通孔，其中该博世蚀刻工艺进一步包括:
[0008]al.在接触通孔的侧壁和底部形成聚合物；
[0009]a2.去除该接触通孔的底部处的聚合物；
[0010]a3.在接触通孔中蚀刻预定深度；
[0011]a4.重复执行上述步骤al_a3，直至该接触通孔在该第一材料层内达到一指定深度；以及
[0012]b.使用不同于上述博世蚀刻工艺的另一蚀刻工艺来蚀刻已达到该指定深度的接触通孔，使得该接触通孔达到该第一材料层下面的第二材料层。
[0013]较佳地，在上述的接触通孔蚀刻方法中，所述步骤b中的另一蚀刻工艺进一步包括:bl.利用第一蚀刻剂蚀刻穿过所述第一材料层上形成的自然氧化物层；b2.利用第二蚀刻剂蚀刻穿过所述第一材料层，以达到所述第二材料层。
[0014]较佳地，在上述的接触通孔蚀刻方法中，所述第一材料层是硅层，且所述第二材料层是氧化物层。
[0015]较佳地，在上述的接触通孔蚀刻方法中，所述第一蚀刻剂是CF4，且所述第二蚀刻剂是 CljPHBr。
[0016]较佳地，在上述的接触通孔蚀刻方法中，所述步骤a3中采用的蚀刻剂不同于所述第二蚀刻剂，且所述第二蚀刻剂是Cl2和HBr。
[0017]较佳地，在上述的接触通孔蚀刻方法中，所述步骤a3中采用的蚀刻剂是SF6。
[0018]较佳地，在上述的接触通孔蚀刻方法中，在步骤b之后，所述接触通孔蚀刻方法进一步包括去除所述接触通孔中的有机副产物的步骤。
[0019]综上所述，本发明的接触通孔蚀刻方法组合了博世技术和非博世技术，从而有效消除了不同材料层之间的界面处的凹口和粗糙度高的问题。通过本发明的接触通孔蚀刻方法蚀刻得到的接触通孔具有更好的形貌，不再有底切或者粗糙度高的问题，并可以避免电流泄露的潜在风险。
[0020]应当理解，本发明以上的一般性描述和以下的详细描述都是示例性和说明性的，并且旨在为如权利要求所述的本发明提供进一步的解释。
【附图说明】
[0021]包括附图是为提供对本发明进一步的理解，它们被收录并构成本申请的一部分，附图示出了本发明的实施例，并与本说明书一起起到解释本发明原理的作用。附图中:
[0022]图la-lc示出了现有技术的接触通孔的蚀刻过程的一个示例。
[0023]图2示出了根据本发明的接触口蚀刻方法的基本步骤的流程图。
[0024]图3a-图3c示出了本发明的接触通孔的蚀刻过程的一个实施例。
[0025]图4a-图4d示出了本发明的接触通孔的蚀刻过程的另一实施例。
【具体实施方式】
[0026]现在将详细参考附图描述本发明的实施例。现在将详细参考本发明的优选实施例，其示例在附图中示出。在任何可能的情况下，在所有附图中将使用相同的标记来表示相同或相似的部分。此外，尽管本发明中所使用的术语是从公知公用的术语中选择的，但是本发明说明书中所提及的一些术语可能是申请人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本发明。
[0027]首先参考图2-图3c，其示出了根据本发明的接触口蚀刻方法的基本步骤的流程图。本发明的接触通孔蚀刻方法200主要适用于至少由第一材料层和第二材料层堆叠形成的复合层结构，例如图3a中所示的第一材料层301和第二材料层302所形成的复合层结构，其中该第一材料层301和第二材料层302的材料是不同的。
[0028]如图所示，本发明的接触通孔蚀刻方法200主要包括以下步骤:
[0029]步骤201:使用博世蚀刻工艺蚀刻第一材料层301，以在该第一材料层301内形成接触通孔303 (参加图3b)，其中该博世蚀刻工艺进一步包括:
[0030]步骤201-1:在经蚀刻形成的接触通孔303的侧壁和底部形成聚合物；
[0031]步骤201-2:去除该接触通孔303的底部处的聚合物，以便于后续的蚀刻步骤；
[0032]步骤201-3:在接触通孔303中蚀刻预定深度；
[0033]步骤201-4:重复执行上述步骤201-1-步骤201_3，直至该接触通孔303在该第一材料层301内达到一指定深度，如图3b所示。此时，接触通孔303的该指定深度小于第一材料层301的厚度，但优选接近于第一材料层301和第二材料层302之间的界面。
[0034]步骤202:使用不同于上述博世蚀刻工艺的另一蚀刻工艺来蚀刻已达到该指定深度的接触通孔303，使得该接触通孔达到该第一材料层301下面的第二材料层302。如图3c所示。根据本发明的一个优选实施例，该步骤202中的另一蚀刻工艺可以进一步包括:利用第一蚀刻剂蚀刻穿过该第一材料层上形成的自然氧化物层；以及利用第二蚀刻剂蚀刻穿过该第一材料层，以达