一种半导体器件及其制造方法和电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法和电子
目-Ο
【背景技术】
[0002]半导体存储器装置愈来愈普遍地用于各种电子装置中。举例而言，非易失性半导体存储器可用在蜂窝式电话、数码相机、个人数字助理、移动计算装置、非移动计算装置及其它装置中。随着电子产业尤其是消费电子的迅猛发展，半导体存储装置的发展越来越成为电子科技发展的标杆之一。从最初的以DRAM(即动态随机存储器)占主导到现在以FlashMemory (即非易失闪存记忆体)为最大阵营；半导体存储器的发展速度不断挑战着摩尔定律，转眼间NAND Flash来到了 3X纳米时代，更甚至是跨入了 2X纳米时代。
[0003]然而在3xnm NAND存储器的制作过程中，经常会产生一种特殊的失效模式——字线桥接(Word Line Bridge)，造成字线桥接的一个原因是，利用双重图形技术，对存储阵列中的P2切割区域中与有源区平行的多晶硅控制栅极线进行切割后，大量多晶硅残留在隔离结构上方，导致字线桥接问题的出现的风险极大。
[0004]因此，需要提出一种新的制作方法，以解决上述问题。
【发明内容】
[0005]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0006]针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括:
[0007]提供半导体衬底；
[0008]所述半导体衬底上形成有沿第一方向延伸的多个有源区；
[0009]在所述有源区上形成跨越多个所述有源区沿第二方向延伸的控制栅极线，其中所述第二方向和所述第一方向垂直；
[0010]形成定义有切割区图案的切割掩膜，对所述切割区内的所述控制栅极线进行蚀亥IJ，至少完全去除有源区上方的所述控制栅极线。
[0011]可选地，在相邻所述有源区之间还形成有位于所述半导体衬底内的隔离结构。
[0012]可选地，所述控制栅极线的材料为多晶硅。
[0013]可选地，所述蚀刻工艺具有多晶硅对氧化物的高蚀刻选择比。
[0014]可选地，所述有源区上均形成有浮置栅极。
[0015]可选地，在所述浮置栅极与所述控制栅极线之间形成有0N0介电层。
[0016]可选地，所述蚀刻还包括对所述切割区内多条所述控制栅极线的切割蚀刻。
[0017]本发明还提供一种采用上述方法制造的半导体器件。
[0018]本发明另外还提供一种电子装置，包括上述的半导体器件。
[0019]综上所述，根据本发明的制造方法，通过改变控制栅极线的布局方向和切割掩膜的布局，更容易实现对控制栅极线切割后多晶硅残留的控制，避免了字线桥接问题的出现，进而提闻了器件的性能和良率。
【附图说明】
[0020]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0021]附图中:
[0022]图1A至图1D示出了用于表示根据现有技术的实施方法集成半导体存储装置的制造方法的示意性布局图，其中，图1A为俯视图，图1B为沿图1A的线A-A的截面图，图1C为俯视图，图1D为沿图1C的线A-A的截面图；
[0023]图2A至图2D示出了用于表示根据本发明实施例一的实施方法集成半导体存储装置的制造方法的示意性布局图，其中，图2A为俯视图，图2B为沿图2A的线A-A的截面图，图2C为俯视图，图2D为沿图2C的线A-A的截面图；
[0024]图3为根据本发明实施例一中方法依次实施的步骤的流程图。
【具体实施方式】
[0025]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0026]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0027]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0028]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0029]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0030]为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0031]下面结合附图1A-1D来描述一种现有的实施方法对与非型闪速存储装置的字线界面区域的字线进行切割的步骤。
[0032]如图1A所示，提供半导体衬底100，在所述半导体衬底100上形成沿第一方向有延伸的多个有源区101，以及位于半导体衬底中和所述有源区之间的隔离结构102，以及与有源区平行沿第一方向延伸的控制栅极线103。所述控制栅极线的材料为多晶硅。所述控制栅极线一部分位于有源区上方，一部分位于沟槽隔离上方。图中矩形区域104为P2切割区。如图1B所示，所述控制栅极线103 —部分位于浮置栅极105和0N0介电层106上方，一部分位于半导体衬底100中隔离结构102上方。
[0033]如图1C-1D所示，利用双重图案技术，形成定义有Ρ2切割区图案的掩膜后，对Ρ2切割区内的控制栅极线进行蚀刻，在沟槽隔离区102上方残留有比较厚的多晶硅，造成控制栅极线103桥接问题，进而影响了存储器的可靠性和良率。
[0034]鉴于此，本发明提出了一种新的制造方法，以解决出现的上述问题。
[0035]实施例一
[0036]下面，参照图2Α-图2D和图3来描述对与非型闪速存储装置的字线界面区域的字线进行切割的详细步骤。
[0037]如图2Α-2Β所示，提供半导体衬底200，所述半导体衬底200可以是硅、绝缘体上硅(SOI)、绝缘体