衬底结构及其制造方法
【技术领域】
[0001]本发明涉及一种衬底结构及其制造方法。
【背景技术】
[0002]随着半导体技术的蓬勃发展，集成电路(Integrated Circuit, 1C)的功能密度(每单位芯片面积内的互连装置的数目)不断增加。此外，在面临集成电路的体积或尺寸微型化的要求下，如何将高性能无源元件(如电感器)集成于半导体装置上乃目前半导体产业面临的一大挑战。特别是相较于有源装置，无源元件的体积较大，因此相对较难将无源元件集成于半导体装置中。
[0003]因此，需要一种半导体装置及其制造方法，可在不增加体积的条件下将高性能的无源元件集成于半导体装置中。
【发明内容】
[0004]本发明的实施例关于一种衬底结构，包括:绝缘衬底，所述绝缘衬底具有第一表面及与所述第一表面相对的第二表面，所述绝缘衬底具有从第一表面向第二表面形成的第一沟槽，所述第一沟槽由第一侧壁及第一底部形成；及第一导电材料，至少部分所述第一导电材料位于第一沟槽内，其中所述第一导电材料具有第一表面，所述第一表面未接触第一底部及第一侧壁。
[0005]本发明的另一实施例涉及一种衬底结构的制造方法，包括:提供绝缘衬底，所述绝缘衬底具有第一表面及与所述第一表面相对的第二表面；从第一表面向第二表面，在第一表面上形成第一沟槽，所述第一沟槽由第一侧壁及第一底部形成；及将第一导电材料填入第一沟槽内，使至少部分所述第一导电材料位于第一沟槽内，其中第一导电材料具有第一表面，所述第一表面未接触第一底部及第一侧壁。
【附图说明】
[0006]图1A为根据本发明一实施例的衬底结构的俯视示意图。
[0007]图1B为沿图1A的衬底结构的A-A’线段的剖面示意图。
[0008]图2A-2F为根据本发明另一实施例的衬底结构的制造方法的示意图。
[0009]图3为根据本发明一实施例的电感器的厚度与品质因子的关系图。
[0010]图4为根据本发明另一实施例的衬底结构的示意图。
[0011]图5为根据本发明另一实施例的衬底结构的示意图。
[0012]图6为根据本发明另一实施例的衬底结构的示意图。
[0013]图7为根据本发明另一实施例的衬底结构的示意图。
【具体实施方式】
[0014]图1A为根据本发明的一实施例的衬底结构10的俯视示意图。衬底结构10可包含绝缘衬底100、沟槽103、金属材料106以及电容器107。
[0015]绝缘衬底具有第一表面101及与所述第一表面相对的第二表面102。虽然图1A未绘示，但所属领域的技术人员应能了解，绝缘衬底100的表面或其中可包含但不限于驱动电路、迹线(trace)、焊垫(pad)等。位于第一表面101的焊垫可电性连接绝缘衬底100的驱动电路。
[0016]绝缘衬底100可包含但不限于玻璃、石英、二氧化硅或其它合适的绝缘材料。
[0017]绝缘衬底100具有从第一表面101向第二表面102形成的沟槽103。侧壁104及底部105形成沟槽103。沟槽103的宽度，例如沟槽103两侧壁104间的距离为W。沟槽103的深度，沟槽103开口到底部105的距离为H。沟槽103的形状可为螺旋状(spiral/helix)沟槽。沟槽103可为但不限于方形、圆弧形、多边形或其它几何形状的螺旋状沟槽。
[0018]沟槽103内包含金属材料106。金属材料106的侧面及底部分别与沟槽103的侧壁104及底部105接触，但金属材料106的上表面并未与沟槽103的侧壁104及底部105接触。金属材料106可为铜或其它合适的材料。由于金属材料106位于螺旋状沟槽103中，因此金属材料106可为形成于绝缘衬底100内的电感器或内埋式电感器。
[0019]电容器107位于绝缘衬底100的第一表面101上。虽然在图1A中电容器107与金属材料106并未连接，但所属领域的技术人员应可了解可依电路的设计需求将电容器107与金属材料106电连接。例如透过迹线(图未示)或绝缘衬底100的层间金属层(图未示)电性连接电容器107的下电极和金属材料106。根据本发明的另一实施例，绝缘衬底100的第一表面101上可包含不同于电容器107的有源元件及/或无源元件。
[0020]图1B为沿图1A的衬底结构10的A-A’线段的剖面示意图。沟槽103的深度Η及宽度W可决定位于沟槽103内的金属材料106的宽度及厚度D(图未示)。沟槽103可具有但不限于从30 μ m到280 μ m的深度H，且具有但不限于从15 μ m到100 μ m宽度W。沟槽103的深度Η及宽度W的比值可为但不限于从1:1到7:1。根据本发明的另一实施例，沟槽103的深度Η及宽度W的比值可为6:1。
[0021]图2F为根据本发明另一实施例的衬底结构20的示意图。图2F的衬底结构20与图1Α及图1Β的衬底结构10相似，其不同之处在于图2F的绝缘衬底100的第一表面101上方具有钝化层108、金属材料层109以及钝化层110。
[0022]钝化层108可具有多个通孔(via hole) 108h。金属材料可从金属材料层109向下延伸而填充于通孔108h中，以进一步与位于绝缘衬底100的沟槽103内的金属材料106电连接。钝化层110位于钝化层108及金属材料层109上，并覆盖一部分的钝化层108及金属材料层109。未被钝化层110覆盖的金属材料109层可与其它电路或其它元件电连接(图未示)。钝化层108覆盖电容器107，且金属材料层109与电容器107的上电极电连接。
[0023]钝化层108及110可为聚酰亚胺(polyimide)或其它适合作为钝化层的材料。金属材料层109可为铜或其它合适的导电材料。
[0024]图2A-2F为根据本发明另一实施例的衬底结构的制造方法的示意图。在图2A中，提供绝缘衬底100。绝缘衬底100具有第一表面101及与第一表面101相对的第二表面102。绝缘衬底100的第一表面101可包含迹线(trace)、接合导线焊垫(wire bond pad)及/或导通孔(via)。绝缘衬底100可由所属领域的技术人员所知可作为绝缘衬底100的材料组成。举例来说，绝缘衬底100可以是或可以包含玻璃、石英、二氧化硅或其它合适的绝缘材料。
[0025]从所述第一表面101向第二表面102形成沟槽103。沟槽103并未贯穿绝缘衬底100，换句话说，沟槽103并未延伸到第二表面102。沟槽103可以激光、蚀刻或其它技术来形成。沟槽103具有侧壁104及底部105。沟槽103两个侧壁104之间的距离为宽度W且沟槽103的开口到底部105的距离为深度H。
[0026]根据本发明的一实施例，沟槽103的深度Η可为30μπι到280 μ m，且宽度W可为15μπι到ΙΟΟμπι。沟槽103的深度Η及宽度W的比值可为1:1到7:1。根据本发明的另一实施例，沟槽103的深度Η及宽度W的比值可为6:1。
[0027]在图2Β中，在所述绝缘衬底100的第一表面101上以及沟槽103中形成金属材料106。金属材料106可为铜或其它合适的材料。可使用但不限于电镀或其它技术将金属材料106形成在第一表面101上以及沟槽103中。
[0028]在图2C中，可使用研磨技术将第一表面101上的金属材料106移除，而留下沟槽103内的金属材料106，使绝缘衬底100的沟槽103内的金属材料106实质上与绝缘衬底100的第一表面101共平面。金属材料106的侧面及底部与沟槽103的侧壁104及底部105接触。金属材料106的上表面并未与沟槽103的侧壁104及底部105接触。
[0029]可在绝缘衬底100的第一表面101上形成金属-绝缘体-金属(Μ頂)电容器107或其它有源或无源元件。
[0030]在图2D中，在绝缘衬底100的第一表面101上及所述电容器107上形成钝化层108。钝化层108可包含多个通孔108h。通孔108h贯穿钝化层108且暴露部分金属材料106及电容器107。钝化层108可为聚酰亚胺或其它适合的保护材料。可使用但不限于压膜(printing)或其它技术形成钝化层108。可使用但不限于激光、蚀刻或其它技术形成通孔 108h。
[0031]在图2E中，可在钝化层108上以及通孔108h内形成金属材料层109。部分位于通孔108h内的金属材料层109可与金属材料106电连接。部分位于通孔108h内的金属材料层109可与电容器107电连接。可使用电镀或其它技术在钝化层108上以及通孔108h内形成金属材料层109。金属材料层109可包含但不限于铜或其它合适的导电材料。
[0032]在图2F中，在钝化层108及金属材料层109上形成钝化层110。钝化层110覆盖部分钝化层108及金属材料层109。钝化层110可包含多个通孔109h。通孔109h暴露金属材料层109。钝化层110可为聚酰亚胺或其它适合的保护材料。可使用但不限于压膜(printing)或其它技术形成钝化层110。可使用但不限于激光、蚀刻或其它技术形成通孔109h。未被钝化层110覆盖或被通孔109h暴露的金属材料层109可与其它电路或其它元件电连接。
[0033]虽然图式中没有绘制，但在本发明的另一实施例中，可在图2A-2F所示的制造过程中同时形成多个、至少一个排/行或至少一个阵列的衬底结构20，再使用切割技术将其切割成如图2F所示的多个单个的衬底结构20。
[0034]在图2F中，由于金属材料106位于螺旋状沟槽103中，因此金属材料106可为形成于绝缘衬底100内的电感器或内埋式电感器。电感器的品质因子(quality factor/Qfactor)为决定电感器品质的重要参数。电感器的品质因子可以下列方式表达:
[0035]Q = Es/El公式(1)
[0036]其中Es是存储于电感器的反应部分的总能量，E1是损失于电感器的反应部分的总能量。
[0037]就高频电路应用领域而言，对于电感器的品质要求相对较高。即电路中所使用的电感器必须具有较高的品质因子。当在与频率有关的窄频带的电路中，高品质因子的电感器尤其重要。例如增加振荡器内的电感器品质因子，可降低振荡器的相位噪声，且可将震荡器的频率相对精准地限制在较窄的频带内。
[0038]在半导体电路或集成电路中，导致电感器品质因子下降的主要原因有导体损耗、介电损耗及衬底损耗。电感器的品质因子可以下列方式表达:
[0039]Q = ω X L/R公式⑵
[0040]其中，ω为角频率(angular frequency)、L为电感值(inductance)且R为在特定频率下将电感损失列入考虑的等效阻抗。由公式(2)可知，可通过减少或降低电感器的等效阻抗以减少导体损耗，进而增加电感器的品质因子。举例来说，可使用高导电率金属或厚度相对较后的金属线路来制造电感器，以降低电感器的阻抗。
[0041 ] 在本发明的另一实施例中，可通过黄