一种半导体器件和电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言涉及一种半导体器件和电子装置。
【背景技术】
[0002]在现有技术中，半导体器件通常包括位于半导体衬底100上的晶体管组件101以及位于该半导体衬底100上且位于晶体管组件101的外围的保护环(guard ring) 102,如图1A所示。其中，在保护环102内还可以设置有衬底接触(pick up)结构(图1A未示出)。形成保护环102以及衬底接触结构的区域,通常称作保护环和衬底接触区(guard ring andpickup reg1n)。
[0003]对于采用普通晶体管的半导体器件，其半导体衬底的表面由于不存在鳍型结构而为平面，保护环和衬底接触区(guard ring and pickup reg1n)通常采用整块的有源区(AA)来实现。
[0004]随着半导体技术节点的不断缩小，越来越多的半导体器件采用鳍型场效应晶体管(Fin FET)制造，其半导体衬底的表面由于存在鳍型结构而不再为平面，导致保护环的结构也相应发生了变化。其中，图1B示出了采用鳍型场效应晶体管之后半导体器件的保护环102区域的变化，图1B仅示意了图1A中保护环位于方框1021内的部分的变化情况。如图1B所示，在采用鳍型场效应晶体管之后，半导体器件的保护环包括多个彼此不相连的鳍型结构103，由于鳍型结构103彼此不相连，导致鳍型结构103之间无法形成电性连接。因此，为了使鳍型结构103之间形成电性连接，现有技术中通常采用图1C所示的结构。如图1C所示，半导体器件的保护环区域除包括多个平行排列的鳍型结构103之外，还设置有位于鳍型结构103之上连接至少两个鳍型结构103的单向的第一导电连接件104。由于第一导电连接件104是单向的且彼此之间不存在电性连接，鳍型结构103之间为高阻电性连接，需要到后段制程(BEOL)中的金属互连阶段才能实现第一导电连接件104之间的电性连接，从而形成低阻的保护环。然而，由于需要到后段制程中的金属互连工艺中才能形成低阻的保护环，导致在后段制程之前保护环无法发挥作用。
[0005]由此可见，为解决上述技术问题，有必要提出一种新的半导体器件。
【发明内容】
[0006]针对现有技术的不足，本发明提供一种半导体器件和电子装置。
[0007]本发明实施例一提供一种半导体器件，包括位于半导体衬底上的晶体管组件以及位于所述半导体衬底上且位于所述晶体管组件的外围的保护环，其中，所述保护环包括位于所述半导体衬底上的平行排列的鳍型结构与位于所述鳍型结构之上且连接至少两个所述鳍型结构的第一导电连接件，还包括连接至少两个所述第一导电连接件的第二导电连接件，其中所述第二导电连接件与所述第一导电连接件为一体结构。
[0008]可选地，所述第二导电连接件与所述第一导电连接件形成网状结构。
[0009]可选地，所述第二导电连接件垂直于所述第一导电连接件。
[0010]可选地，所述第二导电连接件的宽度相同，并且相邻的所述第二导电连接件之间的间距相同。
[0011]可选地，所述第一导电连接件的宽度相同，并且相邻的所述第一导电连接件之间的间距相同。
[0012]可选地，所述第一导电连接件垂直于所述鳍型结构。
[0013]可选地，所述鳍型结构的宽度相同，并且相邻的所述鳍型结构之间的间距相同。
[0014]可选地，所述保护环还包括位于所述鳍型结构之上且与所述第一导电连接件平行设置的虚拟栅极。
[0015]可选地，所述虚拟栅极与所述第一导电连接件彼此间隔设置。
[0016]可选地，所述虚拟栅极的宽度相同，并且相邻的所述虚拟栅极之间的间距相同。
[0017]可选地，位于所述保护环的边缘区域的所述虚拟栅极的长边与所述鳍型结构的短边相对齐。
[0018]可选地，所述保护环还包括位于所述第一导电连接件与所述鳍型结构相重叠的区域内且位于所述第一导电连接件的下方、所述鳍型结构的上方的金属硅化物。
[0019]可选地，所述晶体管组件包括鳍型场效应晶体管。
[0020]本发明实施例二提供一种电子装置，包括位于半导体衬底上的晶体管组件以及位于所述半导体衬底上且位于所述晶体管组件的外围的保护环，其中，所述保护环包括位于所述半导体衬底上的平行排列的鳍型结构与位于所述鳍型结构之上且连接至少两个所述鳍型结构的第一导电连接件，还包括连接至少两个所述第一导电连接件的第二导电连接件，其中所述第二导电连接件与所述第一导电连接件为一体结构。
[0021]本发明的半导体器件，在保护环中包括设置于鳍型结构上方的第一导电连接件以及连接至少两个第一导电连接件的第二导电连接件，由于第二导电连接件将不同的第一导电连接件实现电性连接且与第一导电连接件为一体结构，因此，可以形成低阻的保护环，使得保护环更好地发挥作用。本发明的电子装置，使用了上述半导体器件，因而同样具有上述优点。
【附图说明】
[0022]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0023]附图中:
[0024]图1A为现有技术中一种半导体器件的结构的示意图；
[0025]图1B为现有技术中一种采用鳍型场效应晶体管的半导体器件中的保护环的一部分的示意性版图；
[0026]图1C现有技术中另一种采用鳍型场效应晶体管的半导体器件中的保护环的一部分的示意性版图；
[0027]图2为本发明实施例的半导体器件中的保护环的一种示意性的版图(部分区域)；
[0028]图3a为本发明实施例的半导体器件中的保护环的另一种示意性的版图(部分区域)；
[0029]图3b为沿图3a中Yl方向的剖视图；
[0030]图3c为沿图3a中Y2方向的剖视图；
[0031]图3d为沿图3a中Xl方向的剖视图；
[0032]图3e为沿图3a中X2方向的剖视图。
【具体实施方式】
[0033]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。
[0034]然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0035]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0036]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0037]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0038]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0039]这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
[0040]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0041]本发明实施例的半导体器件包括位于半导体衬底上的晶体管组件以及位于所述半导体衬底上且位于所述晶体管组件的外围的保护环(guard ring)。其中，在保护环的内部可以设置有衬底接触(pick up)结构。在本实施例的半导体器件中，晶体管组件可以为鳍型场效应晶体管(Fin FET)。保护环的形状，可以为矩形或其他合适的形状。
[0042]下面，参照图2和图3a至图3e来描述本发明实施例的半导体器件中的保护环的结构。其中，图2为本发明实施例的半导体器件中的保护环的一种示意性的版图(部分区域)；图3&为本发明实施例的半导体器件中的保护环的另一种示意性的版图(部分区域)；图3b为沿图3a中Yl方向的剖视图；图3c为沿图3a中Y2方向的剖视图；图3d为沿图3a中Xl方向的剖视图；图3e为沿图3a中X2方向的剖视图。