一种超结vdmosfet制备方法及利用该方法形成的器件的制作方法
【技术领域】
[0001]本发明涉及半导体设计及制造技术领域，特别涉及一种超结VDMOSFET(垂直双扩散场效应晶体管)制备方法及利用该方法形成的器件。
【背景技术】
[0002]在电力电子应用中，为了降低功耗，要求半导体器件在断开状态下能够承受较高的电压，在导通状态下有较低的导通电阻，常规的功率M0SFET(金属氧化物半导体场效应晶体管)，通常采用VDMOSFET (垂直双扩散M0SFET)结构，为了满足高耐压，需要降低漂移区浓度或增大漂移区厚度，但导通电阻也会随之增大，其导通电阻与击穿电压呈2.5次方的关系。超结M0SFET采用交替的pn柱区结构形成的漂移区来代替VDMOSFET中的N-漂移区，解决了导通电阻与击穿电压之间的矛盾，使其导通电阻与击穿电压承1.32次方的关系。因此，比起常规的功率M0SFET，超结M0SFET在击穿电压和导通电阻方面有很大的优势。
[0003]但是，对于超结M0SFET这种结构的器件，其中超结区域P柱区横向尺寸很小，但纵向尺寸相对很深(一般在50um左右)，工艺上很难制作。目前超结M0SFET的P型漂移区的制作时通过在N型衬底上通过生长N型外延层与注入P型离子多次相互交替及P型掺杂注入来完成的。即首先在N型外延层、光刻P区，注入P型离子，然后去除光刻胶，重新生长N型外延层，光刻P区及注入P型离子的步骤直至P区纵向尺寸达到要求，最后再进行P型掺杂即可完成P柱区漂移区的制作。这种方法需要多次外延生长和离子注入，所以工艺繁琐，生产成本较高。
【发明内容】
[0004]本发明旨在至少解决现有技术中存在的技术问题，特别创新地提出了一种超结VDMOSFET制备方法及利用该方法形成的器件。
[0005]为了实现本发明的上述目的，根据本发明的第一个方面，本发明提供了一种超结VDMOSFET制备方法，包括以下步骤:
[0006]S1，提供第一导电类型的半导体衬底，在所述半导体衬底表面外延形成与所述半导体衬底同掺杂类型的漂移区；
[0007]S2，光刻，通过深槽刻蚀，在掩膜掩蔽的情况下刻蚀漂移区直至暴露所述半导体衬底层，从而将漂移区分隔，利用外延填槽工艺在所述漂移区的间隔空间内插入第二导电类型的柱区，形成P/N柱区相互交错的超结漂移区，所述第一导类型为N型或P型中的一种，第二导电类型为N型或P型中的另一种；
[0008]S3，在所述超结漂移区表面形成栅氧层及栅极材料，并通过光刻工艺形成栅极结构；
[0009]S4，采用自对准工艺在两个栅极结构之间进行第二导电类型的离子注入，并进行高温退火使所述第二导电类型离子于所述栅极结构及第一导电类型耗尽层下方向前推进，形成第二导电类型的阱区；
[0010]S5，通过离子注入工艺及退火工艺于所述第二导电类型的阱区中形成与所述第一导电类型耗尽层相连的第一导电类型的源区；
[0011]S6，在步骤S5形成的结构表面形成介质层；
[0012]S7，光刻，刻蚀介质层，露出所述第一导电类型的源区、第二导电类型的接触区以及第二导电类型的阱区，形成电极制备区域；
[0013]S8，在步骤S7形成的电极制备区域中及介质层表面沉积金属电极，使所述金属电极同时与所述第一导电类型的源区、第二导电类型的接触区以及第二导电类型的阱区连接，形成源极；
[0014]S9，在N型硅衬底上生长金属层形成超结VDM0SFET的漏极。
[0015]本发明与多步外延与多步离子注入相结合的超结结构制造工艺比较，采用该深槽刻蚀与外延填槽相结合的方法，可以直接控制填充物质的掺杂浓度，更加便于保持N/P柱区的电荷平衡。
[0016]在本发明的一种优选实施方式中，所述所述第一导类型为N型，第二导电类型为P型。
[0017]以第一导电类型为N型进行说明，本发明通过在N型硅外延层中需要形成P型漂移区的区域刻蚀出沟槽，然后在沟槽中外延P型杂质的硅材料直至沟槽被填满形成P柱区，来代替现有技术中通过在N型外延层与注入P型离子多次相互交替及P型掺杂驱入来形成的P柱区的工艺过程，从而简化了制备超结VDM0SFET的工艺，降低了超结MOSFET的生产成本。
[0018]在本发明的一种优选实施方式中，步骤S2中形成超结漂移区的工艺包括以下2个步骤:
[0019]S21，通过掩膜层对外延层进行深槽刻蚀，直至穿透N-外延层，刻蚀深度40-60um，宽度 6.0-8.0um ；
[0020]S22，进行外延填槽，形成第二导电类型柱区的掺杂浓度为3_5el015cm 3。
[0021]从而一次工艺就形成足够深的沟槽，简化了制备工艺流程，
[0022]在本发明的另一种优选实施方式中，采用自对准工艺于所述栅极结构，在步骤S4中离子注入包括以下2个步骤:
[0023]S41，进行硼离子注入，注入剂量为3_5el015cm 2，注入能量为100-200Kev ；
[0024]S42，进行硼离子注入，注入剂量为0.5-2el015cm 2，注入能量为150_200KeV。
[0025]在本发明的再一种优选实施方式中，步骤S41中离子注入的角度为5度；步骤S42中离子注入的角度为O度。
[0026]为了实现本发明的上述目的，根据本发明的第二个方面，本发明提供了一种利用本发明的方法制备的超结VDM0SFET，其包括如下结构:
[0027]第一导电类型的半导体衬底；
[0028]第一导电类型柱区与第二导电类型柱区相互交错的超结漂移区，所述超结漂移区位于所述半导体衬底表面；
[0029]第二导电类型的阱区，形成于所述超结漂移区表面且覆盖并延伸出所述第二导电类型柱区；
[0030]第一导电类型的源区，所述源区形成于所述第二导电类型的阱区中；
[0031]第二导电类型的接触区，所述接触区形成于所述第二导电类型阱区及所述第一导电类型型的源区之间；
[0032]栅极结构，形成于所述超结漂移区表面并覆盖所述第一导电类型柱区，以及覆盖与所述第一导电类型柱区相邻的第二导电类型的阱区和第一导电类型的源区的一部分，在所述栅极结构上覆盖有介质层；
[0033]电极制备区域，贯穿第一导电类型源区、第二导电类型接触区；
[0034]源极金属电极，所述源极金属电极覆盖于所述电极制备区域及所述介质层表面，同时连接所述第一导电类型源区、第二导电类型接触区及第二导电类型阱区。
[0035]本发明通过在硅外延层中需要形成漂移区的区域刻蚀出沟槽，然后在沟槽中外延硅材料直至沟槽被填满形成柱区，从而简化了制备超结VDMOSFET的工艺，降低了超结M0SFET的生产成本。
[0036]在本发明的一种优选实施方式中，所述栅极结构包括:形成于所述漂移区表面的栅氧层及形成于所述栅氧层表面的多晶硅层。
[0037]在本发明的另一种优选实施方式中，所述第一导电类型半导体衬底及所述超结漂移区材料均为硅。
[0038]本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
【附图说明】
[0039]本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中:
[0040]图1为本发明一种优选实施例中在N+型半导体衬底上外延生长出N-型的源漂移区不意图；
[0041]图2为本发明一种优选实施例中在N-外延层深槽刻蚀出P柱区的示意图；
[0042]图3为本发明一种优选实施例中在超结外延层区域上生长栅极氧化层、多晶硅层、掩膜层的示意图；